CMOS器件钝化层形成方法技术

一种ＣＭＯＳ器件钝化层形成方法，包括：提供半导体基体，所述半导体基体包含至少一个第一晶体管和至少一个第二晶体管；形成第一应力膜层，并形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成第二应力膜层，并形成第二应力体；形成覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐的牺牲层；形成图形化的抗蚀剂层；以所述抗蚀剂层为掩膜，去除部分牺牲层和第二应力膜层；去除所述抗蚀剂层；以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。可使具有不同应力类型的钝化层间交界处的平滑度满足工艺要求。

【技术实现步骤摘要】

本专利技术涉及集成电路制造
，特别涉及一种CMOS器件钝化层 形成方法。
技术介绍
当前，业界已公知，存在下述的压电阻效应在半导体膜层中产生 应力，可造成膜层内晶;格间隔发生变化，继而导致能带结构发生变化， 进而使载流子迁移率发生变化。载流子迁移率是变大还是变小，根据衬 底的面方向、载流子的移动方向和应力类型的差别而不同，所述应力类 型包含拉应力和压应力。例如，在以(100)面为主面的硅衬底内，在 载流子的移动方向为(011)方向时，在载流子为电子的情况下，如果 在沟道区的电子移动的方向上产生拉应力，则载流子的迁移率提高；在 载流子为空穴的情况下，如果在沟道区的空穴移动的方向上产生压缩应 力，则载流子的迁移率提高；载流子的迁移率提高的比例与应力的大小 相关。由此，业界普遍采用对半导体膜层施加应力的工艺，以提高载流子 迁移率，进而提高晶体管等的工作速度。2005年5月4曰公开的公告号为CN1292472C的中国专利中提供 了一种用于调节半导体器件的载流子迁移率的结构和方法，通过在丽OS 或PMOS晶体管表面形成不同类型的应力钝化层以提高或调节载流子迁 移率。该方法包括如图l所示，形成第一应力钝化层30，所述第一应 力钝化层30覆盖位于所述半导体基底上的丽OS晶体管10和PMOS晶体 管20;如图2所示，在所述丽OS晶体管10和PMOS晶体管20之间的第 一应力钝化层30表面形成介质层40;如图3所示，去除所述丽OS晶体 管10或PMOS晶体管20上的第一应力钝化层30和介质层40;如图4 所示，沉积第二应力钝化层50,所述第二应力钝化层50覆盖所述第一应力钝化层30、介质层40和PM0S晶体管20/NMOS晶体管10。然而，实际生产发现，如图5所示，在经历后续去除部分所述第二 应力钝化层及介质层，以形成CMOS器件钝化层的步骤后，在所述第一 应力钝化层和第二应力钝化层的接合部形成有凸起60，影响后续工艺的 进行。如何去除所述凸起60，以使具有不同应力类型的钝化层间交界处 的平滑度满足工艺要求，成为本领域技术人员亟待解决的首要问题。
技术实现思路
本专利技术提供了一种CMOS器件形成方法，可使具有不同应力类型的 钝化层间交界处的平滑度满足工艺要求。本专利技术提供的一种CMOS器件钝化层形成方法，包括提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述 CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；形成覆盖所述第 一晶体管和第二晶体管的第 一应力膜层，并在所述 第一晶体管上形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所 述第二晶体管上形成第二应力体；形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应 力体和已覆盖第二应力膜层的第 一应力体间的间隔区域，且所述牺牲层 表面与覆盖第二应力膜层后的第一应力体上表面平齐；形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第 一应力体和第二 应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层 为刻蚀停止层，去除部分牺牲层和第二应力膜层；去除所述抗蚀剂层；以所述第 一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜6层。可选地，所述应力膜层材料为氮化硅；可选地，所述牺牲层材料为 BARC;可选地，去除牺牲层和第二应力膜层的方法为ICP刻蚀技术；可 选地，去除牺牲层和第二应力膜层的工艺参数包括压力范围为2 ~ 10M 毫米汞柱；可选地，去除牺牲层和第二应力膜层的工艺参数包括ICP 功率范围为200 ~ 1000瓦；可选地，去除牺牲层和第二应力膜层的工艺 参数包括偏压范围为100~ 500V;可选地，去除牺牲层和第二应力膜 层的工艺参数包括反应气体氟烷的流量范围为50 500sccm;可选地， 去除牺牲层和第二应力膜层的工艺参数包括反应气体二氟甲烷的流量 范围为5 ~ 50sccm。本专利技术提供的一种CMOS器件钝化层形成方法，包括 提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述 CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述 第一晶体管上形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所 述第二晶体管上形成第二应力体；形成牺牲层，所述牺牲层覆盖所述第二应力膜层，并填充所述第二 应力体和已覆盖第二应力膜层的第 一应力体间的间隔区域；平整化所述牺牲层至覆盖所述第一应力体的第二应力膜层；去除覆盖所述第一应力体的第二应力膜层；形成图形化的抗蚀剂层，所述抗蚀剂层覆盖所述第 一应力体和第二 应力体的上表面；以所述抗蚀剂层为掩膜，去除所述第一应力体和第二应力体之间的 牺牲层和第二应力膜层；去除所述抗蚀剂层。可选地，所述应力膜层材料为氮化硅；可选地，所述牺牲层材料为BARC;可选地，去除牺牲层和第二应力膜层的方法为ICP刻蚀技术；可 选地，去除牺牲层和第二应力膜层的工艺参数包括反应腔内压力范围 为2 10M毫米汞柱；可选地，去除牺牲层和第二应力膜层的工艺参数 包括ICP功率范围为200 ~ 1000瓦；可选地，去除牺牲层和第二应力 膜层的工艺参数包括偏压范围为100~ 500V;可选地，去除牺牲层和 第二应力膜层的工艺参数包括反应气体氟烷的流量范围为50 ~ 500sccm;可选地，去除牺牲层和第二应力膜层的工艺参凄t包括反应 气体二氟曱烷的流量范围为5 50sccm。与现有技术相比，本专利技术具有以下优点本专利技术提供的CMOS器件钝化层形成方法，所述CMOS器件包含至少 一个第一晶体管和至少一个第二晶体管，通过在形成覆盖第一晶体管和 第二晶体管的第一应力膜层后，在第一晶体管上形成第一应力体；随后， 去除覆盖第二晶体管的第一应力膜层；继而，形成覆盖所述第一应力膜 层和第二晶体管的第二应力膜层，以在所述第二晶体管上形成第二应力体；进而，形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述 第二应力体和已覆盖第二应力膜层的第 一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；随后，形 成图形化的抗蚀剂层，抗蚀剂层图形包含所述第 一应力体和第二应力体 的上表面图形，且位于所述第一应力体和第二应力体的正上方；再后， 以所述抗蚀剂层为掩膜，以覆盖所述第 一应力膜层的第二应力膜层为刻 蚀停止层，去除部分牺牲层和第二应力膜层；继而，去除所述抗蚀剂层； 最后，以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力 膜层；即，通过形成牺牲层，填充所述第二应力体和已覆盖第二应力膜 层的第 一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层 后的第一应力体上表面平齐，继而，同步去除所述第二应力体和第一应力体间的牺牲层和第二应力膜层，可使CM0S器件钝化层内具有不同应 力类型的应力膜层交界处的平滑度满足工艺要求；本专利技术提供的CMOS器件钝化层形成方法，所述CM0S器件包含至少 一个第一晶体管和至少一个第二晶体管，通过形成覆盖所述第一晶体管 和第二晶体管的第一应力膜层后，在所述第一晶体管上本文档来自技高网...

【技术保护点】
一种ＣＭＯＳ器件钝化层形成方法，其特征在于，包括：　提供半导体基体，所述半导体基体包含至少一个ＣＭＯＳ器件，所述ＣＭＯＳ器件包含至少一个第一晶体管和至少一个第二晶体管；　形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；　去除覆盖第二晶体管的第一应力膜层；　形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；　形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；　形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；　以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；　去除所述抗蚀剂层；　以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。

【技术特征摘要】
1.一种CMOS器件钝化层形成方法，其特征在于，包括提供半导体基体，所述半导体基体包含至少一个CMOS器件，所述CMOS器件包含至少一个第一晶体管和至少一个第二晶体管；形成覆盖所述第一晶体管和第二晶体管的第一应力膜层，并在所述第一晶体管上形成第一应力体；去除覆盖第二晶体管的第一应力膜层；形成覆盖所述第一应力膜层和第二晶体管的第二应力膜层，并在所述第二晶体管上形成第二应力体；形成牺牲层，所述牺牲层覆盖所述第二应力体，并填充所述第二应力体和已覆盖第二应力膜层的第一应力体间的间隔区域，且所述牺牲层表面与覆盖第二应力膜层后的第一应力体上表面平齐；形成图形化的抗蚀剂层，抗蚀剂层图形包含所述第一应力体和第二应力体的上表面图形，且位于所述第一应力体和第二应力体的正上方；以所述抗蚀剂层为掩膜，以覆盖所述第一应力膜层的第二应力膜层为刻蚀停止层，去除部分牺牲层和第二应力膜层；去除所述抗蚀剂层；以所述第一应力膜层为刻蚀停止层，去除牺牲层和部分第二应力膜层。2. 根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于 所述应力膜层材料为氮化硅。3. 根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于 所述牺牲层材料为BARC。4. 根据权利要求1所述的CMOS器件钝化层形成方法，其特征在于 去除牺牲层和第二应力膜层的方法为ICP刻蚀技术。5. 根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于去除牺牲层和第二应力膜层的工艺参数包括压力范围为2-10M毫米 汞柱。6. 根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于 去除牺牲层和第二应力膜层的工艺参数包括ICP功率范围为200 ~ 1000 瓦。7. 根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于 去除牺牲层和第二应力膜层的工艺参数包括偏压范围为100~ 500V。8. 根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于 去除牺牲层和第二应力膜层的工艺参数包括反应气体氟烷的流量范围 为50~ 500sccm。9. 根据权利要求4所述的CMOS器件钝化层形成方法，其特征在于 去除牺牲层和第二应力膜层的工艺参数包括反应气体二氟曱烷的流量 范围...

【专利技术属性】
技术研发人员：张海洋，韩秋华，韩宝东，张世谋，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]