半导体器件制造技术

本发明专利技术涉及一种半导体芯片（１００），包括逻辑单元和模拟单元（１５３）。而且，该半导体芯片（１００）包括硅衬底（１０１）；在硅衬底（１０１）上形成的第一绝缘膜（１２３）至第六绝缘膜（１４３）；以及由在第一绝缘膜（１２３）至第六绝缘膜（１４３）中掩埋的第一导电环（１２５）至第六导电环（１４５）构成的环形密封环（１０５），环形密封环（１０５）包围逻辑单元和模拟单元（１５３）的周边。在密封环区（１０６）中，形成用作非导电部件（１０４）的ｐｎ结，其阻挡从逻辑单元通过密封环（１０５）到模拟单元（１５３）的路径中的导电。

【技术实现步骤摘要】

本专利技术涉及包括多个器件区的半导体器件。
技术介绍
为了保护半导体器件中的电路形成区不受外部气氛中的湿气或离 子影响，在切割线的内部，也就是，在芯片(管芯)的边缘附近，设 置被称作密封环的保护结构。密封环由作为电路形成区的互连层 (Cu)和接触构成，并且形成为包围半导体器件中的电路形成区。密封环也可以防止在对切割区进行切割的过程中电路形成区中的 碎裂。在切割过程中，在切割区中可能发生碎裂。但是，切割区和电 路形成区之间的密封环防止该碎裂到达电路形成区。而且，为了保护半导体器件的表面和避免外部气氛的影响，在半 导体器件的表面中形成被称作钝化膜的保护膜。日本未决公开专利公开No.2004-79596描述了一种包括密封环的 现有半导体器件；具体地， 一种包括密封环和其上的钝化膜的半导体 器件。
技术实现思路
在研究之后，本专利技术人发现当在包括逻辑电路形成区(逻辑单 元)和模拟电路形成区(模拟单元)的设备中形成密封环时，模拟单 元中的器件可能发生故障。使用具有图11和12所示结构的设备研究了 可能的原因。图ll是示出了包括密封环的半导体器件的结构的平面图。 图12是图11中具有在其中形成的密封环的区域的放大截面图(I-I'截面 图)。如图11和12所示，在半导体芯片200中，在硅衬底201中的切割线 203的内部形成密封环区206，以及在图12中，在左侧和右侧分别有电 路形成区(内部电路区207)和切割区。密封环区206比内部电路区207 更靠近切割区。如图12所示，半导体芯片200如下结构，其中在硅衬底201上顺序 地淀积绝缘中间层223、绝缘中间层227、绝缘中间层231、绝缘中间层 235、绝缘中间层239、绝缘中间层243和钝化膜247。硅衬底201包括接 近其表面、彼此相邻的n阱211和p阱209。 p阱209形成在从内部电路区 207至密封环区206的区域中。在内部电路区207中，在包括n阱211的硅衬底201的表面上顺序地 淀积栅氧化膜217和栅电极219。在硅衬底201上的n阱211上形成用作源 /漏区的p+扩散层213和n+扩散层215。在p阱209上也顺序地淀积栅氧化 膜217和栅电极219。在硅衬底201上的？阱209上形成用作源/漏区的11+ 扩散层215和p+扩散层213。 p+扩散层213、 n+扩散层215和栅电极219连 接到连接栓塞224。 p+扩散层213和n+扩散层215的周边侧面被器件隔离 膜221绝缘。连接栓塞224是掩埋在绝缘中间层223中并贯穿绝缘中间层 223的导电栓塞。其上表面连接到绝缘中间层227中掩埋的互连226。在密封环区206中，接近硅衬底201的表面形成p+扩散层213， p+扩 散层213与硅衬底201中的p阱209的上表面接触。p+扩散层213的表面连接到导电环225的下表面，导电环225被掩埋在绝缘中间层223中并贯穿 绝缘中间层223。在从导电环225朝向上层的方向中，依次连接导电环 229、导电环233、导电环237、导电环241和导电环245。导电环229、 导电环233、导电环237、导电环241和导电环245分别被掩埋在绝缘中 间层227、绝缘中间层231、绝缘中间层235、绝缘中间层239以及绝缘 中间层243中，并贯穿这些绝缘膜。密封环205由导电环225至245构成。 在图12中，形成有三个密封环205。在研究了半导体芯片200的工作之后，本专利技术人发现，如图13所示， 在数字单元251中产生的噪声通过密封环205传送到模拟单元253。图13 是示出了噪声传播的路径的平面图。根据本专利技术人的研究，发现在这 些图中，通过密封环205传送到模拟单元253的噪声，导致模拟单元253中的器件的故障。本专利技术是基于如上所述的本专利技术人的新发现实现的，并且涉及通 过在保护环形成区中形成非导电部件来阻止噪声传播。根据本专利技术的一个方面，提供一种具有第一和第二器件区的半导 体器件，包括 半导体衬底，在半导体衬底上形成的绝缘中间层，以及由在绝缘中间层中掩埋的导电膜构成并包围第一器件区的周边的 环形保护环，其中在保护环形成区中形成非导电部件，非导电部件阻挡从第一 器件区通过保护环到第二器件区的路径中的导电。在此使用的术语保护环指包围至少一个器件区的周边的环形 导电部件。该保护环可以是沿半导体衬底中的边缘(切割线)设置的 部件，如密封环。但是，沿切割线形成保护环不是必需的。例如，保 护环可以是包围在半导体衬底的中心内形成的第一器件区的部件，以及第二器件区可以形成在比保护环更靠近切割线的位置处。保护环的 平面形状不局限于完全闭合的环，而是可以包括部分地有缺口的环和 一部分被绝缘中间层隔离的环。在此使用的术语保护环形成区指在平面图中包括保护环的环 形区域，不论保护环完全是环形与否。除保护环之外，该区域还包括 例如半导体衬底和形成半导体衬底上的绝缘中间层。在此使用的术语非导电部件指保护环形成区中的部件，其通 过阻挡从第一器件区通过保护环到第二器件区的路径中的导电，来使 第一区和第二区不导电。非导电部件的具体实施例包括(i)形成在该路径中的绝缘区和(ii)形成在该路径中的pn结平面。特定区域中的阻抗Z通常由公式(1)表示Z = R+j (coL- 1/coC) (1)其中co是频率，R是电阻，L是自感和C是电容。本专利技术中的非导电部件具有由公式(1)表示的适当阻抗，以在实 际上可接受的程度上防止第一器件区和第二器件区之一中产生的噪声 被传输。如上所述，非导电部件的具体实施例包括(i)形成在该路径 中的绝缘区和(ii)形成在该路径中的pn结平面。在(i)中，R被增加， 以增加公式(1)中的Z。在(ii)中，C被减小，以增加公式(1)中的 Z。只要噪声的传输可以被减小至希望的水平或以下，则通过非导电部 件的导电阻挡就是适当的。也就是，只要噪声传播被阻止，弱电流是 可接受的。上述(i)的例子是如下结构，即在包括非导电部件的区域中，半 导体衬底和保护环被构成非导电部件的绝缘膜隔离，而在除了包括非 导电部件的区域之外的区域中，保护环与半导体衬底连接。在该结构 中，在公式(1)中，包括绝缘膜的非导电部件具有大R，以便它可以阻挡导电。上述(ii)的例子是如下结构，即在半导体衬底的表面附近，设置 具有与半导体衬底的导电类型相反的导电类型的扩散层；在包括具有 相反导电类型的扩散层的区域中，保护环连接到半导体衬底的表面；以及扩散层中的结平面构成非导电部件。在此，根据公式(1) ， c可 以被减小，以适当地增加z。因此，可以有效地阻止第一器件区和第二器件区之间的噪声传播。具有相反导电类型的扩散层中的杂质浓度分 布可以从各种类型中选择，没有任何特定的限制。上述(ii)的方面对于模拟和数字电路器件形成在第一器件区或第 二器件区中的结构是特别有效的。在这种结构中，当在数字电路器件 中产生的噪声通过上述路径传送时，通过有效地减小该路径中的总电容C可以适当地增加阻抗Z。当公式(1)中的co小时，这种效果可以更显著，以有效地阻止低频噪声的传输。如上所述，本专利技术人已发现在特定器件区中产生的噪声通过诸 如密封环的保护环被传输到另一器件区，导致例如在另一器件区中的 器件故障。在本专利技术中，在保护环形成本文档来自技高网...

【技术保护点】
一种具有第一和第二器件区的半导体器件，包括：　半导体衬底，　在所述半导体衬底上形成的绝缘中间层，　由所述绝缘中间层中掩埋的导电膜构成并包围所述第一器件区的周边的环形保护环，以及　具有与在所述第一器件区的所述半导体衬底中形成的所述半导体衬底的导电类型相同的导电类型的阱区；　其中在保护环形成区中形成非导电部件，该非导电部件阻挡从所述第一器件区通过所述保护环至所述第二器件区的路径中的导电；　在所述半导体衬底的表面附近，设置具有与所述半导体衬底的导电类型相反的导电类型的扩散层；　所述保护环连接到所述扩散层的表面；以及　所述扩散层中的结平面构成所述非导电部件。

【技术特征摘要】
JP 2004-11-16 2004-3323491.一种具有第一和第二器件区的半导体器件，包括半导体衬底，在所述半导体衬底上形成的绝缘中间层，由所述绝缘中间层中掩埋的导电膜构成并包围所述第一器件区的周边的环形保护环，以及具有与在所述第一器件区的所述半导体衬底中形成的所述半导体衬底的导电类型相同的导电类型的阱区；其中在保护环形成区中形成非导电部件，该非导电部件阻挡从所述第一器件区通过所述保护环至所述第二器件区的路径中的导电；在所述半导体衬底的表面附近，设置具有与所述半导体衬底的导电类型相反的导电类型的扩散层；所述保护环连接到所述扩散层的表面；以及所述扩散层中的结平面构成所述非导电部件。2. 根据权利要求l的半导体器件， 述第一或所述第二器件区的附近。3. 根据权利要求l的半导体器件， 和所述第二器件区的周边。4. 根据权利要求l的半导体器件， 绝缘中间层彼此相邻的多个导...

【专利技术属性】
技术研发人员：中柴康隆，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]