制造半导体器件的方法技术

本发明专利技术提供一种制造半导体器件的方法。所述方法包括如下连续步骤：（ａ）提供半导体基板；（ｂ）在所述半导体基板上形成具有电极焊盘的多个半导体芯片；（ｃ）在所述电极焊盘上形成内部连接端子；（ｄ）在所述多个半导体芯片上形成绝缘层以覆盖所述内部连接端子；（ｅ）在所述绝缘层上形成金属层；（ｆ）按压所述金属层的全部区域以使所述金属层与所述内部连接端子的上端部分接触；（ｇ）按压所述金属层的与所述内部连接端子的上端部分接触的部分，由此在所述内部连接端子中形成第一凹陷部，并且在所述金属层中形成第二凹陷部；以及（ｈ）通过蚀刻所述金属层来形成配线图案。

【技术实现步骤摘要】

本专利技术涉及，更具体地说，涉及制造如 下半导体器件的方法，在该半导体器件中，内部连接端子的上端部分与配线图案电连接，所述内部连接端子设置在形成于半导体基板上的 多个半导体芯片的电极焊盘上。
技术介绍
图1是现有技术的半导体器件的剖视图。参考图1，现有技术的半导体器件ioo (例如，芯片级封装)包 括半导体芯片101、内部连接端子102、树脂层103、配线图案104、 阻焊层106和外部连接端子107。半导体芯片101具有片状半导体基板110、半导体集成电路111、 多个电极焊盘112和保护膜113。半导体集成电路111设置在半导体 基板110的表面侧。半导体集成电路111由扩散层、绝缘层、导通孔、 配线等构成。多个电极焊盘112设置在半导体集成电路111上。该多 个电极焊盘112与设置在半导体集成电路111上的配线电连接。保护 废113设置在半导体集成电路111上。保护膜113是用于保护坐导体 集成电路111的膜。内部连接端子102分别设置在电极焊盘112上。内部连接端子 102的上端部分的上表面从树脂层103露出。内部连接端子102的上 端部分与配线图案104电连接。树脂层103设置为覆盖半导体基板 110的设置有内部连接端子102的一侧。配线图案104设置在树脂层103上。配线图案104分别与内部 连接端子102连接。配线图案104通过内部连接端子102与电极焊盘 112电连接。配线图案104具有外部连接端子设置区域104A，在该区 域上分别设置有外部连接端子107。阻悍层106设置在树脂层103上以覆盖配线图案104的除外部连接端子设置区域104A以外的部分。 图2至图IO为示出制造现有技术的半导体器件的步骤的视图。 在图2至图10中，对于与图1所示的现有技术的半导体器件100的 构成部分相同的部分，使用与半导体器件ioo相同的附图标记表示。首先，在图2所示的步骤中，在半导体基板110的表面侧形成 半导体芯片101，该半导体芯片101具有半导体集成电路111、多个 电极焊盘112和保护膜113。尚未对半导体基板110执行薄化处理。 然后，在图3所示步骤中，在多个电极焊盘112上分别形成内部连接 端子102。在该阶段，多个内部连接端子102的高度是不同的。然后，在图4所示步骤中，将平板115按压在多个内部连接端 子102的上端部分上，从而使多个内部连接端子102各自的高度变得 一致。然后，在图5所示步骤中，形成树脂膜103以在形成有内部连 接端子102的一侧覆盖半导体芯片101和内部连接端子102。然后，在图6所示步骤中，抛光树脂层103，直到内部连接端子 102的上端部分的上表面102A从树脂层103露出为止。此时，执行 抛光处理，直到树脂层103的上表面103A达到与内部连接端子102 的上端部分的上表面102A几乎相同的水平为止。然后，在图7所示步骤中，在树脂层103的上表面103A上形成 配线图案104。然后，在图8所示步骤中，在树脂层103上形成阻焊 层106，使得该阻焊层覆盖配线图案104的除外部连接端子提供区域 104A以外的部分。然后，在图9所示步骤中，从背面侧抛光半导体基板110，以减 少半导体基板110的厚度。然后，在图10所示步骤中，分别在外部 连接端子提供区域104A上形成外部连接端子107。结果，制造出了 半导体器件100 (参见例如日本专利No. 3614828)。但是，在制造现有技术的半导体器件100的方法中，需要如下 步骤，即使得多个内部连接端子102的高度一致的步骤；通过抛光 树脂层103来使多个内部连接端子102的上表面102A从树脂层103 露出的步骤。因此，存在步骤数量增加并且半导体器件100的制造成 本也因而增加的问题。此外，在抛光树脂层103时，难以非常精确地去除存在于内部连接端子102的上端部分的上表面102A上的树脂层103。因此，树 脂层103仍然残留在内部连接端子102的上端部分的上表面102A上。 结果，存在如下问题，即内部连接端子102与配线图案104之间的 附着性变差(在最坏的情况下，在内部连接端子102与配线图案104 之间发生剥离)；内部连接端子102与配线图案104之间的电阻值增 力口。因此，半导体器件100的成品率降低。
技术实现思路
本专利技术的示例性实施例针对上述缺点以及上面没有提及的其它 缺点。但是，并不要求本专利技术克服上述缺点。因此，本专利技术的示例性 实施例可以不克服上述任何问题。本专利技术的一个方面是提供一种，该方法 能够通过减少步骤数量来降低半导体器件的制造成本并提高半导体 器件的成品率。根据本专利技术的一个或多个方面，提供一种，所述方法包括如下连续步骤(a) 提供半导体基板；(b) 在半导体基板上形成具有电极焊盘的多个半导体芯片；(c) 在电极焊盘上形成内部连接端子；(d) 在多个半导体芯片上形成绝缘层以覆盖内部连接端子；(e) 在绝缘层上形成金属层；(f) 按压金属层的全部区域以使金属层与内部连接端子的上端 部分接触；(g) 按压金属层的与内部连接端子的上端部分接触的部分，由 此在内部连接端子中形成第一凹陷部，并且在金属层中形成第二凹陷 部；以及(h) 通过蚀刻金属层来形成配线图案。 根据本专利技术的一个或多个方面，在步骤(g)之后的金属层与内部连接端子的上端部分之间的接触区域大于在步骤(f)之后且在步骤(g)之前的金属层与内部连接端子的上端部分之间的接触区域。 根据本专利技术的一个或多个方面，在步骤(g)中，金属层与第一凹陷部的下表面和侧表面接触。根据本专利技术的一个或多个方面，提供一种，所述方法包括如下连续步骤(a) 提供半导体基板；(b) 在半导体基板上形成具有电极焊盘的多个半导体芯片； (C)在电极焊盘上形成内部连接端子；(d) 在多个半导体芯片上形成绝缘层以覆盖内部连接端子；(e) 在绝缘层上形成金属层；(f) 按压金属层的全部区域以使金属层与内部连接端子的上端 部分接触；(g) 通过蚀刻金属层来形成配线图案；以及(h) 按压配线图案的与内部连接端子的上端部分接触的部分， 由此在内部连接端子中形成第一凹陷部，并且在配线图案中形成第二 凹陷部。根据本专利技术的一个或多个方面，在步骤(h)之后的配线图案与 内部连接端子的上端部分之间的接触区域大于在步骤(f)之后且在 步骤(h)之前的金属层与内部连接端子的上端部分之间的接触区域。根据本专利技术的一个或多个方面，在步骤(h)中，配线图案与第 一凹陷部的下表面和侧表面接触。根据本专利技术的一个或多个方面，步骤(g)包括按压金属层的与内部连接端子的上端部分的外周部分接触的部分。根据本专利技术的一个或多个方面，在步骤(g)之后，内部连接端 子的上端部分的外周侧表面的至少一部分被金属层的设置在第一凹 陷部上的部分覆盖。根据本专利技术的一个或多个方面，步骤(h)包括 按压配线图案的与内部连接端子的上端部分的外周部分接触的 部分。根据本专利技术的一个或多个方面，在步骤(h)之后， 内部连接端子的上端部分的外周侧表面的至少一部分被配线图 案覆盖。根据本专利技术的一个或多个方面，在步骤(e)中，在绝缘层上层 叠铜箔。根据本专利技术的一个或多个方面， 一种半导体器件包括半导体基板；半导体芯片，其形成在所述半导体基板上并具有电极焊盘本文档来自技高网...

【技术保护点】
一种制造半导体器件的方法，所述方法包括如下连续步骤：　（ａ）提供半导体基板；　（ｂ）在所述半导体基板上形成具有电极焊盘的多个半导体芯片；　（ｃ）在所述电极焊盘上形成内部连接端子；　（ｄ）在所述多个半导体芯片上形成绝缘层以覆盖所述内部连接端子；　（ｅ）在所述绝缘层上形成金属层；　（ｆ）按压所述金属层的全部区域以使所述金属层与所述内部连接端子的上端部分接触；　（ｇ）按压所述金属层的与所述内部连接端子的上端部分接触的部分，由此在所述内部连接端子中形成第一凹陷部，并且在所述金属层中形成第二凹陷部；以及　（ｈ）通过蚀刻所述金属层来形成配线图案。

【技术特征摘要】
JP 2007-8-17 2007-2129491.一种制造半导体器件的方法，所述方法包括如下连续步骤(a)提供半导体基板；(b)在所述半导体基板上形成具有电极焊盘的多个半导体芯片；(c)在所述电极焊盘上形成内部连接端子；(d)在所述多个半导体芯片上形成绝缘层以覆盖所述内部连接端子；(e)在所述绝缘层上形成金属层；(f)按压所述金属层的全部区域以使所述金属层与所述内部连接端子的上端部分接触；(g)按压所述金属层的与所述内部连接端子的上端部分接触的部分，由此在所述内部连接端子中形成第一凹陷部，并且在所述金属层中形成第二凹陷部；以及(h)通过蚀刻所述金属层来形成配线图案。2. 根据权利要求l所述的方法，其中，在步骤(g)之后的所述金属层与所述内部连接端子的上端部分 之间的接触区域大于在步骤(f)之后且在步骤(g)之前的所述金属 层与所述内部谇培端子的上端部分之间的接触区域。3. 根据权利要求1所述的方法，其中，在步骤(g)中，所述金属层与所述第一凹陷部的下表面和侧表 面接触。4. 一种制造半导体器件的方法，所述方法包括如下连续步骤(a) 提供半导体基板；(b) 在所述半导体基板上形成具有电极焊盘的多个半导体芯片； (C)在所述电极焊盘上形成内部连接端子；(d) 在所述多个半导体芯片上形成绝缘层以覆盖所述内部连接端子；(e) 在所述绝缘层上形成金属层；(f) 按压所述金属层的全部区域以使所述金属层与所述内部连 接端子的上端部分接触；(g) 通过蚀刻所述金属层形成配线图案；以及(h) 按压所述配线图案的与所述内部连接端子的上端部分接触 的部分，由此在所述内部连接端子中形成第一凹陷部，并且在所述配 线图案中...

【专利技术属性】
技术研发人员：风间拓也，
申请(专利权)人：新光电气工业株式会社，
类型：发明
国别省市：JP[日本]