存储器及其制造方法技术

本发明专利技术提供一种存储器的制造方法。首先，提供其上已依序形成有穿隧介电层、第一导体层与掩模层的基底。图案化掩模层、第一导体层、穿隧介电层与基底，于基底中形成沟渠。之后，于沟渠表面形成保护层。形成隔离结构，以填满沟渠，隔离结构的蚀刻速率大于保护层的蚀刻速率。然后，移除掩模层，以暴露出第一导体层。于第一导体层上形成第二导体层。之后，移除部分隔离结构，使其表面低于基底的表面，以暴露出第一导体层与第二导体层的侧壁。继之，于暴露出的第一导体层与第二导体层的侧壁形成第三导体层。接着，于基底上形成栅间介电层及控制栅极。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其制造方法，更具体而言，涉及一种存储 器及其制造方法。
技术介绍
非易失性存储器元件因具有可重复进行数据存入、读取及抹除等动作的 特性，以及存入的数据在断电后仍续存的优点，故已广为个人计算机和电子 设备所采用。典型的存储器元件， 一般是被设计成由浮置栅极(floating gate)与控制 栅极(control gate )共同形成的堆迭式栅极结构。浮置栅极配置于控制栅极 和基底之间，并处于浮置状态，并无和任何电路相连接。而控制栅极则与字 元线相连接。此外，浮置栅极与控制栅极间以栅间介电层相隔，且浮置栅极 与基底以穿隧介电层相隔。一般来说，栅极耦合率是决定存储器元件操作效能的重要参数之一。浮 置栅极与控制栅极之间的栅极耦合率(gate-coupling ratio, GCR)愈大，其 操作所需的工作电压将愈低，而存储器元件的操作速度与效率也会随之提 升。栅极耦合率是指浮置栅极、控制栅极之间的电容值与存储器总电容值的 比率，因此增加浮置栅极与控制栅极之间的等效电容接触面积，将有助于提 升栅极耦合率。然而，在集成电路设计持续追求高集成度的趋势下，存储器元件的每一 个存储单元所占的面积却因而必须缩减，且元件的线宽同样随之缩小。如此 一来，浮置栅极与控制栅极之间的栅极耦合率也会跟着下降，存储器元件所 需的操作电压亦会被迫提高。上述情况对于将存储器元件应用在低耗能需求 的可携式电子产品领域相当地不利。因此，如何在有限的晶片面积下，利用简单的制造方法制作出具有高栅 极耦合率的存储器元件，将是目前极为重要的课题。
技术实现思路
本专利技术提供一种存储器的制造方法，可以避免控制栅极与基底直接接 触，并能够加大浮置栅极与控制栅极之间的电容接触面积，增加浮置栅极与 控制栅极之间的栅极耦合率。本专利技术提供一种存储器，其浮置栅极与控制4册极之间的电容接触面积较 大，而具有较高的栅极耦合率，以提升元件的使用效能。本专利技术提出一种存储器的制造方法。首先，提供其上已依序形成有穿隧 介电层、第一导体层与掩模层的基底。接着，图案化掩模层、第一导体层、 穿隧介电层与基底，而于基底中形成多个沟渠。之后，于沟渠表面形成保护 层。接着，形成多个隔离结构，以填满沟渠，其中隔离结构的蚀刻速率大于 保护层的蚀刻速率。然后，移除掩模层，以暴露出第一导体层。随之，于第 一导体层上形成第二导体层。之后，移除部分隔离结构，使隔离结构的表面 低于基底的表面，以暴露出第一导体层与第二导体层的侧壁。继之，于暴露 出的第一导体层与第二导体层的侧壁形成第三导体层。接着，图案化第三导 体层、第二导体层与第一导体层，以形成多个浮置栅极。于基底上形成栅间 介电层。然后，于基底上形成控制栅极。在本专利技术一实施例中，上述保护层例如是复合层。在本专利技术一实施例中，上述复合层的形成方法例如是先于沟渠表面形成衬层，接着再于沟渠表面形成绝缘层。在本专利技术 一实施例中，上述绝缘层的材料例如是以高密度等离子体化学气相沉积法所形成的氧化硅。在本专利技术一实施例中，上述绝缘层的材料例如是氮化硅。在本专利技术一实施例中，上述衬层的形成方法例如是热氧化法。在本专利技术 一 实施例中，上述移除部分隔离结构的方法例如是湿式蚀刻法。在本专利技术 一 实施例中，上述隔离结构的形成方法例如是先于基底上形成 填满沟渠的绝缘材料层，接着再移除沟渠以外的部分绝缘材料层。在本专利技术一实施例中，上述绝缘材料层的材料例如是旋涂式介电材料(spin-on dielectric, SOD )。在本专利技术一实施例中，上述第三导体层的形成方法例如是先形成覆盖第 二导体层与隔离结构的导体材料层，然后再移除部分导体材料层至曝露出隔离结构表面。在本专利技术 一 实施例中，上述移除部分导体材料层的方法例如是回蚀刻法。本专利技术还提出一种存储器，其包括多个沟渠隔离结构、多个保护层、栅 极结构与源极/漏极区。沟渠隔离结构配置于基底中，且沟渠隔离结构的表面 低于基底的表面。保护层配置于沟渠隔离结构与基底之间，且沟渠隔离结构 的蚀刻速率大于保护层的蚀刻速率。栅极结构包括浮置栅极、穿隧介电层、 控制栅极以及栅间介电层。浮置栅极配置于相邻两沟渠隔离结构的基底上， 且浮置栅极覆盖住沟渠隔离结构的部分表面。穿隧介电层配置于浮置栅极与 基底之间。控制栅极配置于基底上，并覆盖浮置栅极与沟渠隔离结构。栅间 介电层配置于控制栅极与浮置栅极之间，并配置于控制栅极与基底之间。而 源极/漏极区则配置于栅极结构两侧的基底中。在本专利技术一实施例中，上述保护层例如是复合层。在本专利技术一实施例中，上述复合层包括氧化硅层。在本专利技术一实施例中，上述复合层包括氮化硅层。在本专利技术 一 实施例中，上述沟渠隔离结构的材料例如是旋涂式介电材料。在本专利技术一实施例中，上述浮置栅极的材料例如是掺杂多晶硅。 在本专利技术一实施例中，上述控制栅极的材料例如是#>杂多晶硅。 在本专利技术一实施例中，上述穿隧介电层的材料例如是氧化硅。在本专利技术一实施例中，上述栅间介电层的材料例如是氧化硅/氮化硅/氧化硅。本专利技术的存储器的制造方法由于在隔离结构与基底之间形成保护层，因 此可以藉由湿式蚀刻法来移除部分隔离结构，并将用来作为部分浮置栅极的 第三导体层形成在第一导体层与第二导体层的侧壁，以增加浮置栅极与控制 栅极之间的接触面积，而提升栅极耦合率。此外，本专利技术的方法藉由筒单的 步骤来增加浮置栅极和控制栅极之间的接触面积，同时并可藉由保护层来防 止过度侵蚀的情况发生，因此可以减少工艺成本。另一方面，本专利技术的存储器，由于部分浮置栅极配置在隔离结构上，使 控制栅极与浮置栅极之间的电容接触面积增加，因此可提升存储器的栅极耦 合率，进而降低元件的操作电压并提升元件效能。为让本专利技术的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细i兌明如下。附图说明图1A至图IE是依照本专利技术一实施例所绘示的存储器的制造流程剖面 示意图。主要附图标记说明100:基底102:穿隧介电层104、118、 120:106:掩模层108:沟渠110:保护层112:衬层114:绝缘层116:隔离结构122:浮置栅极124:栅间介电层126:控制栅极130:栅极结构具体实施例方式图1A至图IE是依照本专利技术一实施例所绘示的存储器的制造流程剖面示意图。请参照图1A,提供基底100。基底100例如是硅基底或其他合适的半导 体基底。接着，在基底100上形成一层穿隧介电层102。穿隧介电层102的 材料例如是氧化硅，其形成方法例如是热氧化法或化学气相沉积法。然后， 在穿隧介电层102上形成一层导体层104。导体层104的材料例如是掺杂多 晶硅，其形成方法例如是化学气相沉积法。接着，在导体层104上形成掩模 层106。掩模层106的材料例如是氮化硅或其他合适的介电材料，其形成方 法例如是化学气相沉积法。请参照图1B，在掩模层106上形成图案化光致抗蚀剂层(未绘示)，此 图案化光致抗蚀剂层暴露出部分掩模层106。以图案化光致抗蚀剂层为掩才莫， 移除暴露出的掩模层106。之后，移除图案化光致抗蚀剂层。接着，以剩余 的掩模层106为掩模，移除部分导体层104、穿隧介电层102与基底100， 而于基底100中形成沟渠108。上述移除部分导体层104、穿隧介本文档来自技高网...

【技术保护点】
一种存储器的制造方法，包括：　提供基底，该基底上已依序形成有穿隧介电层、第一导体层和掩模层；　图案化该掩模层、该第一导体层、该穿隧介电层和该基底，而于该基底中形成多个沟渠；　于所述多个沟渠的表面形成保护层；　形成多个隔离结构，以填满所述多个沟渠，其中所述隔离结构的蚀刻速率大于该保护层的蚀刻速率；　移除该掩模层，以暴露出该第一导体层；　于该第一导体层上形成第二导体层；　移除部分所述隔离结构，使所述隔离结构的表面低于该基底的表面，以暴露出该第一导体层和该第二导体层的侧壁；　于暴露出的该第一导体层和该第二导体层的侧壁形成第三导体层；　图案化该第三导体层、该第二导体层和该第一导体层，以形成多个浮置栅极；　于该基底上形成栅间介电层；以及　于该基底上形成控制栅极。

【技术特征摘要】
1.一种存储器的制造方法，包括提供基底，该基底上已依序形成有穿隧介电层、第一导体层和掩模层；图案化该掩模层、该第一导体层、该穿隧介电层和该基底，而于该基底中形成多个沟渠；于所述多个沟渠的表面形成保护层；形成多个隔离结构，以填满所述多个沟渠，其中所述隔离结构的蚀刻速率大于该保护层的蚀刻速率；移除该掩模层，以暴露出该第一导体层；于该第一导体层上形成第二导体层；移除部分所述隔离结构，使所述隔离结构的表面低于该基底的表面，以暴露出该第一导体层和该第二导体层的侧壁；于暴露出的该第一导体层和该第二导体层的侧壁形成第三导体层；图案化该第三导体层、该第二导体层和该第一导体层，以形成多个浮置栅极；于该基底上形成栅间介电层；以及于该基底上形成控制栅极。2. 根据权利要求1所述的存储器的制造方法，其中该保护层包括复合层。3. 根据权利要求2所述的存储器的制造方法，其中该复合层的形成方法 包括于所述沟渠的表面形成衬层；以及 于所述沟渠的表面形成绝缘层。4. 根据权利要求3所述的存储器的制造方法，该绝缘层的材料包括以高 密度等离子体化学气相沉积法所形成的氧化硅。5. 根据权利要求3所述的存储器的制造方法，该绝缘层的材料包括氮化硅。6. 根据权利要求3所述的存储器的制造方法，其中该衬层的形成方法包 括热氧化法。7. 根据权利要求1所述的存储器的制造方法，其中移除部分所述隔离结 构的方法包括湿式蚀刻法。8. 根据权利要求1所述的存储器的制造方法，其中所述隔离结构的形成方法包4舌于该基底上形成绝缘材料层，该绝缘材料层填满所述沟渠；以及 移除所述沟渠以外的部分该绝缘材料层。9. 根据权利要求7所述的存储器的制造方法，其中该绝缘材料层的材料 包...

【专利技术属性】
技术研发人员：王炳尧，赖亮全，刘应励，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]