半导体存储器及半导体存储器的存取方法技术

一种使用了铁电体层的半导体存储器，包括：存储单元，由在栅极和半导体层之间具有铁电体层的铁电体存储ＦＥＴ组成；缓冲单元，可复制该存储单元的数据；和缓冲电路，把上述存储单元的数据复制到上述缓冲单元并把该被复制的数据再次写入到上述存储单元。这样，可以利用缓冲单元定期刷新存储单元的数据，因此，不会使数据消失并可以长时间保持数据。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种使用了铁电体电容的不挥发性的半导体存储器，特别是涉及一种至少在栅极和半导体层之间具备有铁电体存储FET的。
技术介绍
铁电体存储FET是一种例如如图14所示那样在半导体基板51上所形成的漏极区52和源极区53之间的基板51上设有铁电体层54和栅极55的FET构造。于是，众所周知，通过在栅极55和半导体基板51之间施加高电压可以在铁电体层54上产生极化电荷，根据该极化方向进行“0”和“1”的写入，通过把低电压施加在栅极上可以读出“0”和“1”，不会因电源的断开而使数据消失，可以作为非破坏性读出的不挥发性存储器进行利用。但是，把此存储器设成矩阵状构成存储器的电路构成还没有达到实用阶段。也就是说，对各单元每个各设1个写入用及读出用的选择元件，用选择元件对矩阵状的各单元进行存取的方法已经知道，但是，当分别用选择元件进行写入、读出时，单元面积变大，产生的问题是集成度变得非常低。另一方面，例如在写入时，为了不使电压被施加到所希望的选择单元以外的单元上导致改写数据，把电源电压Vcc 3等分并把电压加在各线上的存取方法在比如把存储器电容排成矩阵状的存储器中可以考虑。当把此3等分电压施加方法用于把铁电体存储FET排成矩阵状的存储器时，可以考虑如下的存取方法。也就是说，如被简化表示于图13(a)那样，对由矩阵状的多个铁电体存储FET组成的单元进行布线，在对选择单元P进行写入“1”的情况下，通过分别在有选择单元P的字线WL1上施加Vcc、在没选择单元P的字线WL2上施加1/3·Vcc、在有选择单元P的位线BL1上施加0、在没选择单元P的位线BL2上施加2/3·Vcc进行写入。还有，在把“0”写入选择单元P时，分别在字线WL1上施加0、在字线WL2上施加2/3·Vcc、在位线BL1上施加Vcc、在位线BL2上施加1/3·Vcc，在读出选择单元P时，分别在字线WL1上施加V1(比Vcc低的电压，为读出时的电压)、在字线WL2上施加0、在位线BL1上施加0、在数据线DL1上施加VSA(数据检测用电压)。此“1”及“0”的写入及读出时的次序如图13(b)所示。还有，在图13(b)中，空栏部分意味着开路或0V。结果，在写入时，在选择单元P上，Vcc或-Vcc的高电压被施加在栅极和半导体基板之间进行“1”或“0”的写入。此时，在非选择单元上所施加的电压为1/3·Vcc或-1/3·Vcc，写入不被执行。还有，在读出时，在选择单元P上，V1被施加在栅极和半导体基板之间，但在非选择单元上为0或开路，几乎没有施加电压，读出不被执行。如上所述，写入和读出只选择选择单元进行，但比如在写入时，1/3·Vcc的电压被施加在非选择单元上。通过施加此1/3·Vcc的电压，铁电体电容的极化(与存储“1”或“0”对应的极化)受到干扰，经过多次重复，写入不被执行的单元的存储内容有可能会改变。因此，在利用了铁电体存储器的小型半导体存储器上没有确立不干扰非选择存储器的数据的存取方法，如上所述，所存在的问题是使用铁电体存储FET并按矩阵状形成单元的半导体存储器还远离实用化。
技术实现思路
本专利技术的目的在于解决这样的问题并提供一种半导体存储器的写入方法及读出方法，在把铁电体存储FET排成矩阵状构成半导体存储器的情况下，即便不在各单元上设置选择元件，施加到非选择单元的干扰电压也不会导致数据被破坏，可以只在所要求的存储单元上进行数据的写入及/或读出。还有，本专利技术的另一目的在于提供一种半导体存储器，使用了可以作为存储器可靠地使用并对在这样的非选择时施加低电压的情况下的数据干扰(变坏)可以修复该数据的构造的铁电体存储FET。还有，本专利技术的其他目的在于提供一种在把铁电体存储FET排成矩阵状构成存储器的情况下借助于施加电源电压的3等分的存取方法使得存储内容不受干扰的半导体存储器的存取方法。也就是说，本专利技术的目的在于提供使用了使存储内容不受干扰的铁电体存储器的半导体存储器等。基于本专利技术的半导体存储器的写入方法，在包含由在栅极和半导体层之间带有铁电体层的铁电体存储FET组成的存储单元的半导体存储器中，其特征在于当把数据写入上述存储单元时，在施加了与该数据的写入电压反向的电压之后再施加上述写入用的电压。还有，本专利技术的半导体存储器的读出方法，在包含由在栅极侧带有铁电体层的铁电体存储FET组成的存储单元的半导体存储器中，其特征在于在读出上述存储单元的数据时，在施加了与该数据的读出电压反向的电压之后再施加上述读出用的电压。这里，所谓在栅极和半导体层之间带有铁电体层的铁电体存储FET是指栅极(金属M)-铁电体(F)-半导体(S)构造(MFS构造)、在MFS构造的金属M和半导体S之间至少有1层铁电体F以外的层的构造、栅极(M)-铁电体(F)-浮动栅极(M)-绝缘膜(I)-半导体(S)构造(MFMIS构造)等在栅极和半导体层之间至少设有铁电体层的FET构造的存储元件。通过设成这样的方法，例如在把电源电压3等分并把电压加在各线上的存取方法中，即使1/3·Vcc的干扰电压被施加在没有被选择的存储单元上，因总有与干扰电压反向的电压相继施加着，使因干扰电压导致的电荷减少得到恢复，数据不会消失。上述写入时的往各存储单元的电压施加可以使用比如把电源电压3等分后施加在各字线或各位线上的3等分法，对于被选择的存储单元施加电源电压，对于没有被选择的存储单元交替施加±1/3的电源电压。为了在把上述存储单元排成矩阵状构成存储器，把由上述铁电体存储FET组成的单元按矩阵状排成多个，连接排在行或列方向上的各单元的栅极形成字线，连接排在行或列方向上的各单元的源极形成源极线，连接排在行或列方向上的各单元的漏极形成数据线，连接排在行或列方向上的各单元的半导体层形成位线，可以通过把电压施加在上述字线和位线之间进行写入或读出。还有，使用了基于本专利技术的铁电体层的半导体存储器由在栅极和半导体层之间带有铁电体层的铁电体存储FET组成的存储单元、可复制该存储单元的数据的缓冲单元、把上述存储单元的数据复制到缓冲单元并把该被复制的数据再次写入到上述存储单元的缓冲电路组成。通过设置成此构造可以利用缓冲单元定期刷新存储单元的数据，因此，不会使数据消失并可以长时间保持数据。把上述存储单元按矩阵状设成多个，上述缓冲单元由可以复制上述存储单元的行或列至少1行的存储单元的数据的单元列组成，上述缓冲电路一次性复制上述存储单元的至少1行的数据，且为可进行再写入的电路，可以对每1行进行数据的复制及再写入，可在短时间内对数据进行刷新。只要上述缓冲单元是由在栅极和半导体层之间带有铁电体层的铁电体存储FET组成，也可以用与存储单元相同的工序同时制作虚拟存储单元。通过由被连接在上述缓冲单元的栅极与上述存储单元的数据线之间并控制上述存储单元的复制的第1选择元件、被连接在上述缓冲单元的栅极一侧并控制上述缓冲单元的读出的第2选择元件、转换上述缓冲单元的读出数据的电压并与连接上述存储单元的基板的位线连接的变压器形成上述缓冲电路可以根据选择元件的控制随时进行数据的刷新。具有本专利技术的铁电体层的半导体存储器的存取方法，在具有由在栅极和半导体层之间带有铁电体层的铁电体存储FET组成的存储单元和可复制该存储单元的数据的缓冲单元的半导体存储器中，其特征在于通过暂本文档来自技高网...

【技术保护点】
一种使用了铁电体层的半导体存储器，包括：存储单元，由在栅极和半导体层之间具有铁电体层的铁电体存储ＦＥＴ组成；缓冲单元，可复制该存储单元的数据；和缓冲电路，把上述存储单元的数据复制到上述缓冲单元并把该被复制的数据再次写入到上述存储单元。

【技术特征摘要】
JP 1997-11-14 1997-313359;JP 1997-11-14 1997-313361.一种使用了铁电体层的半导体存储器，包括存储单元，由在栅极和半导体层之间具有铁电体层的铁电体存储FET组成；缓冲单元，可复制该存储单元的数据；和缓冲电路，把上述存储单元的数据复制到上述缓冲单元并把该被复制的数据再次写入到上述存储单元。2.根据权利要求1所述的半导体存储器，其特征在于，上述存储单元按矩阵状被设置多个；上述缓冲单元由可以复制上述存储单元的至少1行或列的存储单元的数据的单元列组成，上述缓冲电路是可以一齐复制上述存储单元的至少1行或列的数据，且可再写入的电路。3.根据权利要求1或2所述的半导体存储器，其特征在于，上述缓冲单元由在栅极和半导体层之间具有铁电体层的铁电体存储FET组成。4.根据权利要求3所述的半导体存储器，其特征在于，上述缓冲电路包括第1选择元件，其被连接在...

【专利技术属性】
技术研发人员：中村孝，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]