【技术实现步骤摘要】
【国外来华专利技术】领域一般来说,本专利技术的实施例涉及数字处理系统存储器体系结构的领域,更具体来说,涉及存储器命令和地址总线拓扑。背景典型的存储器体系结构具有限制其性能的若干缺点。这是因动态随机存取存储器(DRAM)的不断增大的数据输出频率而引起的。同步DRAM(SDRAM)通过其中还采用与处理器的内部时钟同步的接口高速传递数据。因此,SDRAM具有等于时钟频率的输出数据频率。双倍数据速率(DDR)SDRAM通过在时钟的上升沿和下降沿输出数据更快地提供数据,因而具有两倍于时钟频率的输出数据频率。对于SDRAM以及DDR,时钟频率与核心频率同步。对于DDR II,I/O缓冲器定时为核心频率的两倍,因此提供更大的输出数据频率。随着输出数据频率增大,信号完整性减小。附图说明图1说明根据先有技术的一种典型存储器体系结构。如图1所示的存储器体系结构100包括芯片组105。芯片组(核心逻辑)105包括存储控制器106,它控制系统处理器(未示出)与系统存储器之间的数据流。系统存储器可包含在一个或多个双列直插存储模块(DIMM)110中。在这种体系结构中,命令和地址(CA)信号沿CA总线108从存储控制器106传播到各DIMM 110。CA总线108可具有例如八条并行线路向DRAM传播CA信号。在板上,CA信号被分开并路由到各DIMM。在每个DIMM上,CA信号被相继分离,从而通过迹线109路由到各DRAM,如图1所示。这种相继分离产生成比例减小的CA信号分量到达各DRAM。由于迹线109的长度基本上相称,因此到任何DRAM的电气延迟大致相同。因此,每个减小的CA信号分量同时命中相应DRAM ...
【技术保护点】
一种存储系统体系结构,包括: 存储控制器; 多个存储模块,各存储模块包含多个存储器芯片; 命令和地址总线,把所述存储控制器耦合到所述多个存储模块中的每一个,使得从所述存储控制器传播到所述存储器芯片之一的命令和地址信号顺序传播到所述多个存储模块中的每一个,所述命令和地址信号在各存储模块上被分为两个或两个以上分量,各分量对应于相应存储模块的存储器芯片组,各分量顺序传播到对应的存储器芯片组中的每个存储器芯片。
【技术特征摘要】
【国外来华专利技术】US 2003-9-9 10/658,8831.一种存储系统体系结构,包括存储控制器;多个存储模块,各存储模块包含多个存储器芯片;命令和地址总线,把所述存储控制器耦合到所述多个存储模块中的每一个,使得从所述存储控制器传播到所述存储器芯片之一的命令和地址信号顺序传播到所述多个存储模块中的每一个,所述命令和地址信号在各存储模块上被分为两个或两个以上分量,各分量对应于相应存储模块的存储器芯片组,各分量顺序传播到对应的存储器芯片组中的每个存储器芯片。2.如权利要求1所述的存储系统体系结构,其特征在于,在通过所述相应存储模块的所述存储器芯片中每一个传播之后,在传播到所述多个存储模块中的下一个存储模块之前,所述命令和地址信号的所述两个或两个以上分量被重组。3.如权利要求2所述的存储系统体系结构,其特征在于,所述命令和地址信号在通过所述多个存储模块中每个的各存储器芯片传播后被端接。4.如权利要求1所述的存储系统体系结构,其特征在于,各存储模块为双列直插存储模块,以及各存储器芯片为动态随机存取存储器芯片。5.如权利要求2所述的存储系统体系结构,其特征在于,所述命令和地址总线为单向地址总线。6.如权利要求3所述的存储系统体系结构,其特征在于,所述多个存储模块包括两个存储模块,以及所述多个存储器芯片包括十六个存储器芯片。7.如权利要求6所述的存储系统体系结构,其特征在于,所述命令和地址信号在通过所述多个存储模块中的每一个顺序传播之后被端接于最后一个存储模块上的信号端接点。8.如权利要求6所述的存储系统体系结构,其特征在于,所述芯片组上的连接器与第一存储模块上的连接器之间的第一阻抗小于通过存储模块的第二阻抗。9.如权利要求8所述的存储系统体系结构,其特征在于,所述第二阻抗在指定容限以内与通过所述多个存储器芯片的第三阻抗加上对应于指定数据输出频率的Bloch模式阻抗相同。10.如权利要求9所述的存储系统体系结构,其特征在于,芯片组驱动器阻抗在指定容限以内与第一阻抗相同,以及所述信号端接点的阻抗在指定容限以内与第二阻抗相同。11.一种方法,包括通过命令和地址总线把命令和地址信号从芯片组传播到多个存储模块其中之一,各存储模块包含两个或两个以上存储装置组;把所述命令和地址信号分为多个分量,各分量对应于相应存储模块的存储装置组;把各分量顺序传播到对应的存储装置组中的每个存储装置。12.如权利要求11所述的方法,其特征在于,还包括在通过所述对应的存储装置组中的每个存储装置传播之后,重组所述命令和地址信号的所述多个分量;以及把所述重组的命令和地址信号传播到所述多个存储模块中的下一个存储模块。13.如权利要求12所述的方法,其特征在于,所述命令和地址信号在通过所述多个存储模块中每个的各存储装置传播后被端接。14.如权利要求11所述的方法,...
【专利技术属性】
技术研发人员:M勒迪格,J麦卡尔,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。