非易失性存储装置制造方法及图纸

提供一种非易失性存储装置，即便在进行开机重置过程中数据处理部件失去控制时，该设备也不会被死锁。该非易失性存储装置包括第一半导体设备和由该第一半导体设备控制的第二半导体设备，该第一半导体设备含有能够执行指令的数据处理部件和外部接口部件。当检测到该非易失性存储装置外部提供的工作供给电压已经达到或超过了指定的电压时，该外部接口部件对该非易失性存储装置外部提供的初始化命令做出应答，并使该数据处理部件启动重置异常处理。在该重置异常处理已经完成后，该外部接口部件不对该初始化命令做出应答。当在重置异常处理中达到一个指定的状态时，该外部接口部件重新对该初始化命令做出应答，并使该数据处理部件启动该重置异常处理。该指定状态是这样一种状态：在重置异常处理中，该数据处理部件已变得或预期要变得失去控制。

【技术实现步骤摘要】

本专利技术涉及一种存储卡和一种非易失性存储装置，例如一种多功能卡，该卡是一种在其中内置IC卡微型计算机的存储卡。本专利技术涉及可有效用于像工作在低电压下的存储卡这样的非易失性存储卡的技术，例如，使用1.8V作为工作供给电压，或可有效用于双电压的存储卡的技术，该使用双电压的存储卡与例如1.8V和3.3V的工作供给电压兼容。
技术介绍
一种非易失性存储卡，可去除地插入到主设备的卡插槽中，当将该卡插入到卡插槽中时，通过主系统的工作电源供电。该非易失性存储卡具有卡控制器和闪存。该卡控制器具有例如微型计算机作为数据处理部件来执行指令。当打开该卡控制器时，通过开机重置将该微型计算机重置。例如当打开的工作电源达到或超过最小工作电压时，该微型计算机的重置终端被设置在一个低电平上，结果是启动了该微型计算机的内部初始化。当该主系统给出初始化命令时，微计算机的重置终端被设置到一个高电位上，结果是，该微型计算机启动重置异常处理。作为重置异常处理的一个部分，该微型计算机访问闪存并读取诸如存储卡ID的信息。该闪存与卡控制器的制造方法不同。这是由于当重写存储在其中的信息时，该闪存要求高电压。因此，它们也在工作本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：包含数据处理部件和外部接口部件的第一半导体设备，所述数据处理部件能够执行指令，以及由所述第一半导体设备控制的第二半导体设备，其中，当检测到从外部提供的工作供给电压已经达到或超过指定的电压时，所述外部接口部件对从所述非易失性存储装置之外提供的初始化命令做出应答，并使所述数据处理部件启动重置异常处理，其中，在所述重置异常处理完成之后，所述外部接口部件不对所述初始化命令做出应答，并且其中，当在所述重置异常处理期间达到指定状态时，所述外部接口部件重新对初始化命令做出应答，并使所述数据处理部件启动所述重置异常处理。

【技术特征摘要】
JP 2005-3-28 091034/20051.一种非易失性存储装置，包括包含数据处理部件和外部接口部件的第一半导体设备，所述数据处理部件能够执行指令，以及由所述第一半导体设备控制的第二半导体设备，其中，当检测到从外部提供的工作供给电压已经达到或超过指定的电压时，所述外部接口部件对从所述非易失性存储装置之外提供的初始化命令做出应答，并使所述数据处理部件启动重置异常处理，其中，在所述重置异常处理完成之后，所述外部接口部件不对所述初始化命令做出应答，并且其中，当在所述重置异常处理期间达到指定状态时，所述外部接口部件重新对初始化命令做出应答，并使所述数据处理部件启动所述重置异常处理。2.根据权利要求1所述的非易失性存储装置，其中，所述指定状态是这样一种状态，即该状态下，在所述重置异常处理期间，所述数据处理部件已经变得或预期要变得失去控制。3.根据权利要求1所述的非易失性存储装置，其中，所述外部接口部件具有计时器电路，其中，所述计时器电路与该重置异常处理的启动同步地开始计时，且所述计时器电路对超过完成所述重置异常处理所需时间的超时周期的流逝进行检测，并且其中，当所述计时器电路检测到所述超时周期的流逝后，所述外部接口部件重新对初始化命令做出应答，并且导致启动所述重置异常处理。4.根据权利要求3所述的非易失性存储装置，进一步还包括指定的电路，所述指定的电路包括用于指定所述计时器电路的超时周期的编程后的信息。5.根据权利要求1所述的非易失性存储装置，其中，所述数据处理部件包括数据处理器、ROM和判断电路，其中，所述ROM保存所述重置异常处理的程序，其中，所述判断电路能够至少在完成所述重置异常处理所需的时间内，检测从ROM的指定地址读出的信息和预期值之间的不一致，并且其中，当检测到所述不一致时，所述外部接口部件对初始化命令重新做出应答，并导致启动所述重置异常处理。6.根据权利要求1所述的非易失性存储装置，其中，所述外部接口部件具有计时器电路，其中，所述计时器电路与该重置异常处理的启动同步地开始计时，并且对超过完成所述重置异常处理所需时间的超时周期的流逝进行检测，其中，所述该数据处理部件包括数据处理器、ROM、和判断电路，其中，所述ROM保存所述重置异常处理的程序，其中，所述判断电路至少能在完成所述重置异常处理所需的时间内，检测从所述ROM的指定地址读出的信息和预期值之间的不一致，并且其中，当所述计时器电路检测到所述超时周期的流逝时，或者所述判断电路检测到所述不一致时，所述外部接口部件对初始化命令重新做出应答，并导致启动所述重置异常处理。7.根据权利要求1所述的非易失性存储装置，进一步包括；第一标志，当在所述非易失性存储装置外部提供的工作供给电压达到或超过指定的电压之后第一次接收到从所述非易失性存储装置外部提供的初始化命令时，所述第一个标志从第一状态变换到第二状态，和第二标志，当在所述重置异常处理期间达到所述指定状态时，所述第二标志从第一状态变换到第二状态，当所述重置异常处理随后完成时，所述第二标志从所述第二状态变换到所述第一状态，其中，当所述第一标志和所述第二标志都处于所述第一状态时，或所述第一标志和所述第二标志都处于所述第二状态时，所述外部接口部件对所述初始化命令做出应答并让所述数据处理部件启动所述重置异常处理，并且其中，当所述第一标志处于所述第二状态，而所述第二标志处于所述第一状态时，即使给出所述初始化命令，所述外部接口部件也不允许所述...

【专利技术属性】
技术研发人员：四方淳史，中村靖宏，熊原千明，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]