使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件制造技术

提供一种使用多进制存储器中的一些存储块作为二进制存储块的非易失性半导体存储器件。非易失性半导体存储器件包括存储单元阵列、接口和写入电路。写入电路可根据输入到接口的数据写入命令通过第一写入次序或第二写入次序选择性地将数据写入存储单元阵列中。当从接口输入根据第一写入次序的数据写入命令时，写入电路在标记数据具有第一值时执行命令，并在标记数据具有第二值时不执行命令。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及可电改写的非易失性半导体存储器件，更具体而言，涉及选择性地使用存储多进制(multilevel，又称“多值”)信息的存储单元阵列中的一些存储块作为存储二进制信息(又称“二值信息”)的存储块的快擦写存储器(又称闪存)。
技术介绍
在许多存储系统中，文件分配表(FAT)是必需的。FAT是存储各种文件的位置的块。每当对存储系统执行写入或擦除时，必须将FAT改写。为此，在写入FAT的区域中，写入速度必须尽可能高。在当前的快擦写存储器中，在一个单元中存储1位信息的通常的存储单元(二进制技术)和使用可在一个单元中存储2位信息(或三个或更多个位的信息)的多进制技术的存储单元是公知的。在使用多进制技术的存储单元中，例如，如图1所示，在四个步骤中改变存储单元的阈值电压Vth的分布。通过使“01”、“00”、“10”和“11”与各分布对应，存储二位信息。当使用该多进制技术时，与二进制技术相比，存储容量可以翻倍。在使用多进制技术的快擦写存储器中，写入速度比二进制技术低。作为针对这一点的措施，将存储单元阵列分成多个块，并且，在诸如被频繁写入访问的FAT的块中，不使用多进制技术，即，如图2所本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器件，包括：由具有可电改写的非易失性半导体存储单元的多个存储块构成的存储单元阵列；与外部器件通信的接口；和根据输入到所述接口的数据写入命令、用第一写入次序或第二写入次序将数据写入所述存储单元阵列中的写入电路，在从所述接口输入根据所述第一写入次序的所述数据写入命令时，所述写入电路在要被所述写入命令写入访问的块中的存储单元中写入的标记数据具有第一值时执行所述写入命令，并在所述标记数据具有第二值时不执行所述写入命令。

【技术特征摘要】
【国外来华专利技术】JP 2003-9-29 338545/20031.一种非易失性半导体存储器件，包括由具有可电改写的非易失性半导体存储单元的多个存储块构成的存储单元阵列；与外部器件通信的接口；和根据输入到所述接口的数据写入命令、用第一写入次序或第二写入次序将数据写入所述存储单元阵列中的写入电路，在从所述接口输入根据所述第一写入次序的所述数据写入命令时，所述写入电路在要被所述写入命令写入访问的块中的存储单元中写入的标记数据具有第一值时执行所述写入命令，并在所述标记数据具有第二值时不执行所述写入命令。2.根据权利要求1所述的非易失性半导体存储器件，其特征在于，所述第一写入次序是用于将二进制数据写入所述存储单元中的次序，所述第二写入次序是用于将多进制数据写入所述存储单元中的次序。3.根据权利要求1所述的非易失性半导体存储器件，其特征在于，所述标记数据能够通过所述接口输出到所述外部器件中。4.根据权利要求1所述的非易失性半导体存储器件，其特征在于，所述标记数据写入到各存储块中的多个存储单元中，在读出所述标记数据时根据多数理论执行错误校正。5.一种非易失性半导体存储器件，包括由具有可电改写的非易失性半导体存储单元的多个存储块构成的存储单元阵列；与外部器件通信的接口；根据输入到所述接口的数据擦除命令、用第一擦除次序或第二擦除次序对各存储块擦除所述存储单元中的数据的擦除电路，在从所述接口输入根...

【专利技术属性】
技术研发人员：永岛宏行，田中智晴，河合矿一，卡德科尔N奎德尔，
申请(专利权)人：株式会社东芝，三因迪斯克公司，
类型：发明
国别省市：JP[日本]