半导体存储器以及半导体存储器的操作方法技术

向将位线连接到预充电电压线上的ｎＭＯＳ晶体管（预充电电路）的栅极提供位线复位信号。将位线复位信号的高电平电压在刷新操作之后的预充电操作过程中保持为第一电压，在存取操作之后的预充电操作过程中保持为第二电压。因此，在刷新操作之后的预充电操作过程中不使用第二电压，从而减小了第二电压的生成电路的消耗电流。特别是能够减小连续产生内部刷新请求的待机期间中的消耗电流（待机电流）。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有需要刷新操作的动态存储器单元的半导体存储器及其操作方法。
技术介绍
近期，被称为虚拟SRAM(Pseudo-SRAM，虚拟静态随机存取存储器)的半导体存储器引起了人们的关注。虚拟SRAM具有DRAM的存储器单元，并通过在内部自动执行存储单元的刷新操作来作为SRAM进行操作。为了延长便携式设备的可操作时间，要求安装在以电池作为电源来进行工作的便携式电话等便携式设备上的虚拟SRAM降低消耗电流。特别是由于待机电流的减少可带来便携式设备不操作时的消耗电流的下降，因而对减少待机电流的要求也比较多。例如在便携式电话中，可以通过减少不操作时的消耗电流来延长待机时间。另一方面，最近以来，为了满足由于晶体管结构小型化而导致的栅极耐压下降以及低消耗电流的要求，半导体集成电路的操作电压被降低，从外部提供的电源电压也降低了。晶体管的阈值几乎不依存于电源电压。因此，通过降低操作电压，晶体管的阈值与电源电压的比值变大。例如，在nMOS晶体管的源极电压高于接地电压的电路中，栅极、源极之间的电压相对变小。其结果是，晶体管的导通电阻上升，开关速度下降。通过向栅极提供比电源电压高的电压，晶体管的本文档来自技高网...

【技术保护点】
一种半导体存储器，其特征在于，包括：存储器核心，该存储器核心具有动态存储器单元、与所述动态存储器单元连接的位线、以及包含将所述位线连接到预充电电压线上的ｎＭＯＳ晶体管的预充电电路；开关电路，根据开关控制信号输出第一电压或者比该第一电压高的第二电压中的一个；以及信号生成电路，生成提供给所述ｎＭＯＳ晶体管的栅极的位线复位信号，并将所述位线复位信号的高电平电压设定为从所述开关电路输出的所述第一或者第二电压中的一个。

【技术特征摘要】
【国外来华专利技术】1.一种半导体存储器，其特征在于，包括存储器核心，该存储器核心具有动态存储器单元、与所述动态存储器单元连接的位线、以及包含将所述位线连接到预充电电压线上的nMOS晶体管的预充电电路；开关电路，根据开关控制信号输出第一电压或者比该第一电压高的第二电压中的一个；以及信号生成电路，生成提供给所述nMOS晶体管的栅极的位线复位信号，并将所述位线复位信号的高电平电压设定为从所述开关电路输出的所述第一或者第二电压中的一个。2.如权利要求1所述的半导体存储器，其特征在于，还包括开关控制电路，该开关控制电路输出所述开关控制信号，以便在伴随响应存取请求的存取操作的预充电操作过程中将所述位线复位信号保持为所述第二电压，并在伴随响应内部刷新请求的刷新操作的预充电操作过程中将所述位线复位信号保持为所述第一电压。3.如权利要求2所述的半导体存储器，其特征在于，所述开关控制电路响应所述存取操作之后的第一个内部刷新请求而将开关控制信号设定为第一逻辑电平，并响应所述刷新操作之后的第一个存取请求而将开关控制信号设定为第二逻辑电平，所述开关电路在所述开关控制信号是第一逻辑电平时输出所述第一电压，在所述开关控制信号是第二逻辑电平时输出所述第二电压。4.如权利要求2所述的半导体存储器，其特征在于，所述开关控制电路为了在所述位线复位信号为低逻辑电平的期间内切换所述开关电路，在所述低逻辑电平期间切换所述开关控制信号的逻辑电平。5.如权利要求2所述的半导体存储器，其特征在于，还包括判优电路，该判优电路在存取请求和内部刷新请求发生冲突时，确定响应所述存取请求的存取操作和响应所述内部刷新请求的刷新操作的执行顺序，并按照该执行顺序依次输出用于执行所述存取操作的存取控制信号和用于执行所述刷新操作的刷新控制信号，所述开关控制电路响应所述刷新控制信号而将所述开关控制信号设定为第一逻辑电平，并响应所述存取控制信号而将开关控制信号设定为第二逻辑电平，所述开关电路在所述开关控制信号是第一逻辑电平时输出所述第一电压，在所述开关控制信号是第二逻辑电平时输出所述第二电压。6.如权利要求5所述的半导体存储器，其特征在于，当在对应所述内部刷新请求的刷新操作过程中提供了所述存取请求时，所述开关控制电路响应该存取请求，将所述开关控制信号从第一逻辑电平变为第二逻辑电平。7.如权利要求1所述的半导体存储器，其特征在于，还包括升压电压生成电路，将所述外部电源电压升压从而生成升压电压；和内部电源电压生成电路，将经由电源端子而提供的外部电源电压降压从而生成内部电源电压；并且，所述第一电压是所述内部电源电压，所述第二电压是所述升压电压。8.如权利要求1所述的半导体存储器，其特征在于，还包括开关控制电路，该开关控制电路输出所述开关控制信号，以使得当不夹杂所述存取请求地连续产生所述内部刷新请求时将所述位线复位信号的高电平电压从所述第二电压切换成所述第一电压，并且在产生了所述存取请求时将所述高电平电压从所述第一电压切换成所述第二电压。9.如权利要求8所述的半导体存储器，其特征在于，所述开关控制电路为了在所述位线复位信号为低逻辑电平的期间内切换所述开关电路，在所述低逻辑电平期间切换所述开关控制信号的逻辑电平。10.如权利要求1所述的半导体存储器，其特征在于，还包括判优电路，该判优电路在存取请求和内部刷新请求发生冲突时，确定响应所述存取请求的存取操作和响应所述内部刷新请求的刷新操作的执行顺序，并按照该执行顺序依次输出用于执行所述存取操作的存取控制信号和用于执行所述刷新操作的刷新控制信号；和开关控制电路，该开关控制电路输出所述开关控制信号，使得当在伴随所述内部刷新请求的预充电操作过程中提供所述存取请求时，在所述预充电操作过程中响应该存取请求，将所述位线复位信号的高电平电压从所述第一电压切换成所述第二电压。11.如权利要求1所述的半导体存储器，其特征在于，还包括第一脉冲生成电路，生成具有第一脉冲宽度的第一预充电定时信号；第二脉冲生成电路，生成具有比第一脉冲宽度小的第二脉冲宽度的第二预充电定时信号；...

【专利技术属性】
技术研发人员：川畑邦范，大塚修三，
申请(专利权)人：富士通微电子株式会社，
类型：发明
国别省市：JP[日本]