共有存储器装置制造方法及图纸

本发明专利技术提供一种能够简化到达存储器的布线、能够防止面积增加和长距离布线所引起的性能下降并能够实现存储器的高速存取的共有存储器装置。处理模块（２１）的输入输出端口（２１１）、各存储器接口（２２２、２３２）、各存储体（２２１－１～２２１－ｎ、２３１－１～２３１－ｎ）通过在Ｙ方向（第１方向）及Ｘ方向（第２方向）上以矩阵状（栅格状）方式布线的连接布线连接到多个存储器宏（２２１、２３１）的配置区域（的上层）。对连接布线，多层布线指令信息布线（指令地址布线）和数据布线（写数据线和读数据线，或共用布线）。

【技术实现步骤摘要】

本专利技术涉及一种混装有包含处理器等的处理装置的多个存储器系统且共享各个系统的存储器的共有存储器装置。
技术介绍
在混装有多个存储器系统的系统中，当采用重视并行处理的结构时，就构成为例如图1中所示的结构。在图1的结构中，为了优先并行处理，逻辑电路(处理器)1-1～1-4和存储器宏2-1～2-4按1对1方式进行连接。在图1的结构中，虽然逻辑电路1和存储器宏2为了优选并行处理按1对1方式进行连接，但为了参照邻接的逻辑数据，逻辑电路1就必须使用通过上位装置的通路。因此，如图2所示，通常采用按照交叉互连(cross bar，X bar)3的方式进行从逻辑电路1到达直接、邻接存储器的连接的结构。
技术实现思路
如上所述，在图1的结构中，虽然逻辑电路1和存储器宏2为了优先并行处理按1对1方式进行连接，但逻辑电路1为了参照邻接的逻辑电路1的数据，就必须使用通过上位装置的通路，所以就难于实现实际的存取。此外，在图2的结构中，虽然不通过上位装置，逻辑电路1也能够参照邻接的逻辑电路1的数据，但从逻辑电路1到达存储器2的布线却变得非常复杂，因此就会存在所谓因面积增加和长距离布线导致的性能下降(频率下降等)本文档来自技高网...

【技术保护点】
一种共有存储器装置，包括：　　　　至少一个处理模块，具有至少一个输入输出端口；以及　　　　可通过上述处理模块进行存取的多个存储器系统，　　　　上述各存储器系统包含：　　　　含有多个存储体的存储器宏；以及　　　　与上述处理模块及各存储体连接的存储器接口，　　　　夹持上述存储器宏的配置区域，在与上述处理模块的配置位置相对的位置处配置上述存储器接口，　　　　在与作为上述处理模块和上述存储器接口的连接方向的第１方向大致正交的第２方向上，并列配置上述多个存储器系统的各存储器宏，　　　　在上述多个存储器宏的区域通过在第１方向及第２方向上布线成为矩阵状的连接布线，连接上述处理模块的输入输出端口、上述各存储器...

【技术特征摘要】
JP 2005-9-5 2005-2570741.一种共有存储器装置，包括至少一个处理模块，具有至少一个输入输出端口；以及可通过上述处理模块进行存取的多个存储器系统，上述各存储器系统包含含有多个存储体的存储器宏；以及与上述处理模块及各存储体连接的存储器接口，夹持上述存储器宏的配置区域，在与上述处理模块的配置位置相对的位置处配置上述存储器接口，在与作为上述处理模块和上述存储器接口的连接方向的第1方向大致正交的第2方向上，并列配置上述多个存储器系统的各存储器宏，在上述多个存储器宏的区域通过在第1方向及第2方向上布线成为矩阵状的连接布线，连接上述处理模块的输入输出端口、上述各存储器接口和各存储体。2.根据权利要求1所述的共有存储器装置，对应于上述多个存储器宏的矩阵状配置的存储体通过在上述第2方向上布线的总线进行连接。3.根据权利要求1所述的共有存储器装置，上述连接布线是指令信息布线和数据布线的多层布线。4.根据权利要求3所述的共有存储器装置，上述数据布线是写数据线和读数据线的多层布线。5.根据权利要求1所述的共有存储器装置，在上述多个存储器宏的区域的上述第2方向的至少一侧，具有能够在第2方向上有选择地存取上述多个存储器宏的至少一个规定的存储体的子处理模块。6.一种共有存储装置，具有多个存取族，上述各存取族，包括至少一个处理模块，具有至少一个输入输出端口；和可通过上述处理模块进行存取的多个存储器系统，上述各存储器系统包含含有多个存储体的存储器宏；和与上述处理模块及各存储体连接的存储器接口，夹持上述存储器宏的配置区域、在与上述处理模块的配置位置相对的位置处配置上述存储器接口，在与作为上述处理模块和上述存储器接口的连接方向的第1方向大致正交的第2方向上，并列配置上述多个存储器系统的各存储器宏，在上述多个存储器宏的区域中通过在第1方向及第2方向上布线成为矩阵状的连接布线，连接上述处理模块的输入输出端口、上述各存储器接口和各存储体；上述多个存取族在上述第2方向上并列配置，对应于多个存储器宏的矩阵配置的存储体通过在上述第2方向上进行布线的总线彼此连接。7.根据权利要求6所述的共有存储器装置，上述连接布线是指令信息布线和数据布线的多层布线。8.根据权利要求7所述的共有存储器装置，上述数据布线是写数据线和读数据线的多层布线。9.根据权利要求6所述的共有存储器装置，在上述多个存储器宏区域的上述第2方向的至少一侧，具有子处理模块，能够在第2方向有选择地存取上述多个存储器宏的至少一个规定存储体。10.一种共有存储装置，具有多个存取族，上述各存取族，包括至少一个处理模块，具有至少一个输入输出端口；和可通过上述处理模块进行存取的多个存储器系统，上述各存储器系统，包含含有多个存储体的存储器宏；和与上述处理模块及各存储体连接的存储器接口，夹持上述存储器宏的配置区域、在与上述处理模块的配置位置相对的位置处配置上述存储器接口，在与作为上述处理模块和上述存储器接口的连接方向的第1方向大致正交的第2方向上，并列配置上述多个存储器系统的各存储器宏，在上述多个存储器宏的区域通过在第1方向及第2方向上布线成为矩阵状的连接布线，连接上述处理模块的输入输出端口、上述各存储器接口和各存储体，上述多个存取族通过接口在上述第1方向上对称配置，在相互对应的位置处配置的存储器接口彼此连接。11.根据权利要求10所述的共有存储器装置，上述多个存取族的各存储器系统共享上述存储器接口。12.根据权利要求11所述的共有存储器装置，上述共享的存储器接口包含调停向其它存储器系统的存取的调停部。13.根据权利要求11所述的共有存储器装置，上述连接布线是指令信息布线和数据布线的多层布线。14.根据权利要求13所述的共有存储器装置，上述数据布线是写数据线和读数据线的多层布线。15.根据权利要求11所述的共有存储器装置，在上述多个存储器宏的区域的上述第2方向的至少一侧，具有能够在第2方向上有选择地存取上述多个存储器宏的至少一个规定存储体的子处理模块。16.一个共有存储装置，具有多个存取族，上述各存取族，包括至少一个处理模块，具有至少一个输入输出端口；和可通过上述处理模块进行存取的多个存储器系统，上述各存储器系统，包含含有多个存储体的存储器宏；和与上述处理模块及各存储体连接的存储器接口，夹持上述存储器宏的配置区域、在与上述处理模块的配置位置相对的位置处配置上述存储器接口，在与作为上述处理模块和上述存储器接口的连接方向的第1方向大致正交的第2方向上，并列配置上述多个存储器系统的各存储器宏，在上述多个存储器宏的区域通过在第1方向及第2方向上进行布线成为矩阵状...

【专利技术属性】
技术研发人员：柏谷元史，山崎刚，林宏，
申请(专利权)人：索尼株式会社，索尼电脑娱乐公司，
类型：发明
国别省市：JP[日本]