自识别堆叠晶粒半导体组件制造技术

一种半导体晶粒，其包括：　　　　功能电路，其具有启用输入连接；　　　　多个外部控制信号输入连接；　　　　多个内部控制信号输入连接；以及　　　　解码电路，其具有耦合到所述外部控制信号输入连接的第一多个输入、耦合到所述内部控制信号输入连接的第二多个输入以及耦合到所述启用输入连接的输出，其中所述解码电路适合于基于耦合到所述内部控制信号输入连接的信号，将耦合到所述外部控制信号输入连接的一个信号耦合到所述输出。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及半导体装置，且更明确地说，涉及堆叠晶粒半导体装置，且涉及 用于唯一地识别堆叠晶粒结构内的个别晶粒的方法。
技术介绍
半导体装置通常由硅或砷化镓晶片通过涉及许多沉积、掩蔽、扩散、蚀刻和植入步 骤的制造工艺而构造。每个制造流程产生里面形成有许多相同集成电路(IC)装置的 晶片。在制造之后，将所述晶片分成个别单元或晶粒，其中每个晶粒包含一个IC装置。 传统上，个别晶粒被包裹在模制物中，且电连接到从模制物突出的引线。最近，多个晶 粒已经布置在单个包裹体中。在一个此类布置中，两个或两个以上晶粒垂直对准，并电 互连以形成单个组件。将以此方式形成的组件称作使用堆叠晶粒或堆叠晶粒结构。堆叠晶粒结构允许设计工程师增加系统的电路密度，即印刷电路板的每单位面积的 电路的量。然而，在堆叠晶粒结构内，晶粒是可个别地选择的这一点可能很重要。举例 来说，当多个存储器电路晶粒经堆叠以形成单个存储器组件时，每个晶粒被个别地激活 或选择可能很重要。过去，已经通过使用熔丝、反熔丝和再分配层(RDL)重新映射 来自堆叠内的每个晶粒的各种控制销(例如，芯片选择和/或时钟启用销)来提供此能力。 虽然这些途本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体晶粒，其包括功能电路，其具有启用输入连接；多个外部控制信号输入连接；多个内部控制信号输入连接；以及解码电路，其具有耦合到所述外部控制信号输入连接的第一多个输入、耦合到所述内部控制信号输入连接的第二多个输入以及耦合到所述启用输入连接的输出，其中所述解码电路适合于基于耦合到所述内部控制信号输入连接的信号，将耦合到所述外部控制信号输入连接的一个信号耦合到所述输出。2. 根据权利要求l所述的半导体晶粒，其中所述功能电路包括存储器阵列。3. 根据权利要求2所述的半导体晶粒，其中所述存储器阵列包括随机存取存储器阵列。4. 根据权利要求2所述的半导体晶粒，其中所述多个外部控制信号输入连接中的每一 者适合于接收CHIP SELECT信号。5. 根据权利要求2所述的半导体晶粒，其中所述多个外部控制信号输入连接中的每一 者适合于接收CLOCK ENABLE信号。6. 根据权利要求2所述的半导体晶粒，其中各自第一多个所述外部控制信号输入连接 适合于接收CHIP SELECT信号，且第二多个所述外部控制信号输入连接适合于接 收CLOCK ENABLE信号。7. 根据权利要求6所述的半导体晶粒，其中所述启用输入连接包括两个连接， 一个适 合于接收CHIP SELECT信号，且一个适合于接收CLOCK ENABLE信号。8. 根据权利要求1所述的半导体晶粒，其中所述内部控制信号输入连接中的每一者进 一步耦合到所述半导体晶粒的衬底。9. 根据权利要求8所述的半导体晶粒，其中所述衬底适合于弱偏置到接地电位。10. —种堆叠晶粒半导体组件，其包括衬底，其具有多个外部组件控制连接和多个内部组件控制连接；以及大体上垂直布置在所述衬底上方的多个半导体晶粒，其每一者包含一 功能电路，其具有启用输入连接，多个外部控制信号输入连接，其每一者耦合到所述衬底的所述外部组件控制连接 中的一者，多个内部控制信号输入连接，以及解码电路，其具有第一多个输入，每一输入耦合到所述外部控制信号输入连接 中的一者；第二多个输入，每一输入耦合到所述内部控制信号输入连接中的一者； 以及输出，所述输出耦合到所述功能电路的所述启用输入连接，其中所述解码电路 适合于基于耦合到所述解码电路的所述内部控制信号输入连接的信号将耦合到所 述外部控制信号输入连接的一个信号耦合到所述输出。11. 根据权利要求IO所述的堆叠晶粒半导体组件，其中所述组件包括存储器组件。12. 根据权利要求11所述的堆叠晶粒半导体组件，...

【专利技术属性】
技术研发人员：保罗·西尔韦斯特里，
申请(专利权)人：美光科技公司，
类型：发明
国别省市：