存储器阵列以及用于测试存储器阵列的方法技术

本发明专利技术公开了一种用于多端口存储器的以功能时钟速度连续扫描阵列内置自测试（ＡＢＩＳＴ）的系统。在ＡＢＩＳＴ测试期间，来自第一端口的功能寻址锁存器用作用于第二端口的寻址锁存器的阴影锁存器。该配置减少芯片上的仅仅测试硬件的数量，并且减少对编写复杂测试软件的需要。可以在阴影锁存器和寻址锁存器之间插入更高级功能，以便自动地提供诸如反相的功能。

【技术实现步骤摘要】

本专利技术一般涉及ASIC设计和工艺性领域，特别涉及用于存储器的内置自测试机制。
技术介绍
很多集成电路使用内置自测试(BIST)机制来帮助缺陷识别。术语“BIST”可以是指这样的测试技术，其中使用电路(芯片、板或系统)的一部分来测试电路本身。BIST电路可以在形成要求测试的集成电路和其他电路组件时直接形成在同一芯片上。可以在晶片级制造测试期间使用这样的BIST方案来筛选出缺陷。可选地，可以在每次接通电源之后使用BIST方案以进行电路的自检。术语“ABIST”可以表示“阵列BIST”、或BIST系统，其被设计成测试嵌入的存储器装置。测试多端口存储器(例如，处理器内部寄存器存储器阵列)可以呈现复杂情况，例如，如何充分地测试端口交互而不需要大量的额外仅仅测试硬件。可以使用诸如架构检验程序(AVP)的微架构特定程序来测试多端口存储器。AVP可以是任何这样的软件或固件程序，其旨在在芯片中执行，以检验该芯片的设计功能。在多端口存储器的情况下，AVP可以被设计成充分检验特定的嵌入存储器。然而，如果存储器后来被嵌入到不同的芯片中，或者具有稍有不同的实现，则必须改变AVP程序。另外，通常在设计过本文档来自技高网...

【技术保护点】
一种存储器阵列，包括：第一端口；第二端口；第一功能锁存器簇，其中在存储器阵列的非测试操作期间，第一功能锁存器簇保持第一存储器阵列地址；以及第二功能锁存器簇，其中在存储器阵列的非测试操作期间，第二功能锁存器簇保 持第二存储器阵列地址，其中在测试操作期间，交错来自第一功能锁存器簇的第一多个锁存器，以作为用于来自第二功能锁存器簇的第二多个锁存器的阴影锁存器。

【技术特征摘要】
US 2005-10-14 11/250,9531.一种存储器阵列，包括第一端口；第二端口；第一功能锁存器簇，其中在存储器阵列的非测试操作期间，第一功能锁存器簇保持第一存储器阵列地址；以及第二功能锁存器簇，其中在存储器阵列的非测试操作期间，第二功能锁存器簇保持第二存储器阵列地址，其中在测试操作期间，交错来自第一功能锁存器簇的第一多个锁存器，以作为用于来自第二功能锁存器簇的第二多个锁存器的阴影锁存器。2.如权利要求1所述的存储器阵列，该存储器阵列还包括控制器；以及仅仅测试阴影锁存器，耦接到控制器、以及来自第一功能锁存器簇的该多个锁存器中的一个。3.如权利要求2所述的存储器阵列，该存储器阵列还包括到控制器的第一输入，其中该输入在工作时耦接到第三锁存器簇的第一输出，其中第三锁存器簇在工作时耦接到第一功能锁存器簇。4.如权利要求3所述的存储器阵列，该存储器阵列还包括到第三锁存器簇的第二输入，其中第二输入在工作时耦接到第四锁存器簇的第二输出。5.如权利要求1所述的存储器阵列，其中测试操作以基本上等于非测试操作的第二时钟速度的第一时钟速度发生。6.如权利要求4所述的存储器阵列，该存储器阵列还包括电路簇，在工作时耦接到第一功能锁存器簇和第二功能锁存器簇，用于在测试操作期间改变多个信号。7.如权利要求6所述的存储器阵列，其中电路簇包括多个反相器。8.如权利要求6所述的存储器阵列，其中电路簇包括多个线性反馈移位寄存器。9.如权利要求2所述的存储器阵列，其中存储器阵列是浮点寄存器。10.如权利要求2所述的存储器阵列，其中存储器阵列是随机存取存储器(RAM)。11.一种用于测试存储器阵列的方法，该方法包括以下步骤结合非测试操...

【专利技术属性】
技术研发人员：罗伯特G格罗维特兹，土屋宪一，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]