对存储器进行的锁存编程及方法技术

通过诸如字线及位线等存取线为一阵列中的一组存储单元提供工作电压。所述存储单元的关联节点的电容可锁存这些电压中的某些电压。甚至当断开所述存取线时，也可使用所锁存的电压来继续进行存储操作。在一具有一ＮＡＮＤ链阵列的存储器中，每一ＮＡＮＤ链的沟道电容均可锁存一用于允许或禁止编程的电压。然后，所述位线可在对所述一组存储单元进行编程期间断开并用于另一存储操作。在一实施例中，对所述位线进行预充电以对同一组存储单元实施下一验证步骤。在另一实施例中，同时对两组存储单元进行编程，以便当正对一组进行编程时，可使用所述位线来对另一组进行验证。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及非易失性可擦可编程存储器，且更具体而言涉及用于擦除、编程或读取这些类型的存储器的技术。
技术介绍
存储器及存储是实现信息时代的发展的关键
之一。随着因特网、万维网(WWW)、无线电话、个人数字助理、数字照相机、数字摄像机、数字音乐播放器、计算机、网络等的迅速发展，不断地需要更好的存储器及存储技术。一特定类型的存储器为非易失性存储器。非易失性存储器甚至在断电时也仍保持其存储器或存储状态。一些类型的非易失性可擦可编程存储器包括闪存存储器、EEPROM、EPROM、MRAM、FRAM、铁电及磁性存储器。一些非易失性存储器产品包括微型闪存(CF)卡、多媒体卡(MMC)、闪存PC卡(例如ATA闪存卡)、智能媒体卡及存储棒。一种广泛使用的半导体存储器存储单元类型为浮动栅极存储单元。一些类型的浮动栅极存储单元包括闪存、EEPROM及EPROM。将这些存储单元配置或编程至一期望的配置状态。具体而言，将电荷置于一闪存存储单元的浮动栅极上或自一闪存存储单元的浮动栅极上移除电荷，以将所述存储器处于两个或两个以上的状态中。一种状态为擦除状态且可存在一个或多个编程状态。或者，根据所述技术及术语，可存在一个编程状态及一个或多个擦除状态。一闪存存储单元可用来表示至少两个二进制状态0或1。一闪存存储单元可存储两个以上的二进制状态，例如00，01，10或11；此单元可存储多个状态并可称作一多状态存储单元。所述单元可具有一个以上的编程状态。如果一个状态为擦除状态(00)，则编程状态将为01，10，及11，但各状态的实际编码可有所不同。存储装置通常包含一个或多个可安装在一卡上的存储芯片。每一存储芯片均包含一由例如解码器和擦除、写入和读取电路等周边电路支持的存储单元阵列。更为复杂的存储装置还带有一控制器，所述控制器执行智能及更高级存储操作及介接。目前有许多种在商业上很成功的非易失性固态存储装置正为人们所用。这些存储装置可为闪存EEPROM，或者也可采用其它类型的非易失性存储单元。快闪存储器及系统及其制造方法的实例在第5,070,032、5,095,344、5,315,541、5,343,063及5,661,053、5,313,421及6,222,762号美国专利中给出。具体而言，在第5,570,315、5,903,495及6,046,935号美国专利中阐述了具有NAND链结构的闪存存储装置。而且，非易失性存储装置也从具有一用于存储电荷的介电层的存储单元制造而成。其使用一介电层替代前面所述的导电性浮动栅极元件。此种利用介电存储元件的存储装置已由Eitan等人阐述于“NROM一种新颖的局部化陷获的2-位非易失性存储单元(NROMA NovelLocalized Trapping，2-Bit Nonvolatile Memory Cell)”(IEEE电子装置通讯(IEEE ElectronDevice Letters)，第21卷，第11号，2000年11月，第543-545页)中。一ONO介电层延伸跨越源极扩散区与漏极扩散区之间的沟道。一个数据位的电荷集中在毗邻漏极的介电层中，而另一数据位的电荷则集中在毗邻源极的介电层中。举例而言，第5,768,192和6,011,725号美国专利揭示一种具有一夹于两层二氧化硅之间的陷获介电层的非易失性存储器。多状态数据存储是通过分别读取介电层内各个在空间上分离的电荷存储区域的二进制状态来构建。尽管非易失性存储器取得了成功，但还继续需要改进此项技术。需要改进这些存储器的密度、速度、耐久性及可靠性。还需要降低功耗。由此可见，需要改进非易失性存储器的操作。具体而言，通过允许非易失性存储单元进行后台操作，这将使操作加速并降低功耗。
技术实现思路
本专利技术提供一种用于通过对存储单元的栅极动态地施加一工作电压而不是一连续电压来擦除、编程或读取非易失性存储单元的技术。此会减少在操作期间所消耗的功率。动态操作(例如动态擦除、动态编程、动态读取)还允许在启用选定的存储单元的同时进行任何操作，例如读取、编程或擦除。与连续操作相比较，动态操作提高了集成电路的工作速度。此种技术也称作后台操作，例如后台擦除、后台编程或后台读取。在一实施例中，使用一电荷泵将所述栅极充电至一操作或工作电压。所述操作电压可为一擦除电压、编程电压或读取电压。然后，断开所述泵，且所述栅极动态保持在所述电压下。将根据需要周期性地对所述栅极上的工作电压进行检查及刷新。当断开所述电荷泵且在所述栅极上动态地保持所述工作电压时，可实施其它操作(可能是对其它存储单元)。在一实施例中，本专利技术为一种用以操作一具有非易失性存储单元的集成电路的方法，其包括开启一电荷泵来产生一擦除电压。以所述擦除电压来为选定进行擦除的非易失性存储单元的一个或多个擦除栅极充电。断开所述电荷泵。也可在所述电荷泵断开后将其关断。在断开所述电荷泵的同时，允许所述擦除栅极动态地保持所述擦除电压。使用所述动态擦除电压来擦除所选定的非易失性存储单元。可周期性地连接所述电荷泵来刷新所述擦除栅极上的控制电压。在断开所述电荷泵的同时，允许对除选定进行擦除的非易失性存储单元以外的非易失性存储单元进行编程。在断开所述电荷泵的同时，允许对除选定进行擦除的非易失性存储单元以外的非易失性存储单元进行读取。可对所选定的非易失性存储单元进行检查以查看其是否已被擦除。如果所选定的非易失性存储单元未被擦除，则连接所述电荷泵来刷新所述擦除栅极上的所述擦除电压。可重复所述操作。在另一实施例中，本专利技术为一种通过周期性地将一工作电压直接施加至所述栅极上来操作一集成电路的方法，其包括通过对选定的存储单元的栅极进行动态充电来擦除、编程或读取选定的存储单元。当所述工作电压未直接施加至所述栅极时，允许对除所选定的存储单元以外的存储单元进行操作。当认为所选定的存储单元已被擦除、编程或读取时，将所选定的存储单元的栅极对地放电。当擦除所选定的存储单元时，一浮动栅极晶体管的VT会一致地变成正的或负的。在另一实施例中，本专利技术为一种包括一布置成行及列的存储单元阵列的集成电路。具有多个分别连接至所述存储单元阵列的一行的传送晶体管。具有多个分别连接至其中一个传送晶体管的泵。泵通过一相应的传送晶体管将一行存储单元的栅极动态地充电至一工作电压并通过关断所述相应的传送晶体管而在所述栅极处动态地保持所述工作电压。根据本专利技术的另一方面，使一组位线能够将一第一组电压状态传送至一第一页存储单元并由所述第一页动态地保持以实施一第一存储操作，同时释放所述一组位线以实施另一存储操作。具体而言，对于一页包含对应的一页要进行并行编程的NAND型存储单元的NAND链而言，所述第一组电压状态通过所述一组位线传送并动态地保持在所述NAND链的沟道处。此使各个沟道能够处于地电位，以根据具体情况而定允许进行编程或升压至一更高的电压来禁止编程。所述一组位线可在升压后并在完成对所述页面的编程前从所述一页NAND存储单元断开。在一实施例中，所述第一存储操作为由一系列对所述第一页存储器进行的编程-验证循环操作构成的编程步骤，而另一存储操作为下一验证步骤。与传统的情形不同，所述验证步骤可在完成所述编程步骤之前开始。对所述位线进行预充电，以在所述编程步骤仍在进行的同时对同一页实施下一本文档来自技高网...

【技术保护点】
一种用以在一具有一存储单元阵列且每一存储单元均具有一控制栅极及一由一源极及一漏极界定的沟道的非易失性存储器中对一组存储单元进行并行编程的方法，其包括：（ａ１）对于所述一组存储单元中的每一存储单元，根据每一所述存储单元是指定要被编程还 是指定要被禁止编程，将一关联的电压源耦接至每一沟道以将所述沟道带至一允许编程或禁止编程电压；（ａ２）将所述关联电压源从每一所述单元的所述沟道去耦，同时使所述允许编程或禁止编程电压动态地保持在所述沟道处；及（ａ３）通过将编程电 压施加至所述一组存储单元的所述控制栅极来对所述一组存储单元进行编程。

【技术特征摘要】
【国外来华专利技术】US 2004-5-10 10/842,9411.一种用以在一具有一存储单元阵列且每一存储单元均具有一控制栅极及一由一源极及一漏极界定的沟道的非易失性存储器中对一组存储单元进行并行编程的方法，其包括(a1)对于所述一组存储单元中的每一存储单元，根据每一所述存储单元是指定要被编程还是指定要被禁止编程，将一关联的电压源耦接至每一沟道以将所述沟道带至一允许编程或禁止编程电压；(a2)将所述关联电压源从每一所述单元的所述沟道去耦，同时使所述允许编程或禁止编程电压动态地保持在所述沟道处；及(a3)通过将编程电压施加至所述一组存储单元的所述控制栅极来对所述一组存储单元进行编程。2.如权利要求1所述的方法，其进一步包括当所述一组存储单元正在动态条件下操作时，允许对所述非易失性存储单元阵列进行另一存储操作。3.如权利要求1所述的方法，其进一步包括(b1)在预定时刻验证是否每一存储单元均已正确编程至一预定状态；及(b2)将已得到正确编程的每一存储单元指定为要禁止编程；(b3)重复(a1)-(a3)直至所述一组中的所有存储单元均已得到正确编程为止。4.如权利要求3所述的方法，其中在至少两组交错的存储单元之间实施编程及验证，以便在正对一组存储单元实施(a1)-a(3)时，对另一组存储单元实施(b1)-(b2)。5.如权利要求1所述的方法，其中每一存储单元均将其漏极耦接至一以可切换方式连接至一关联的位线的漏极选择晶体管；及所述将一关联的电压源耦接至每一沟道是通过启用其漏极选择晶体管以将来自所述关联位线的所述关联电压源连接至其漏极来实现的。6.如权利要求1所述的方法，其中每一存储单元均将其漏极耦接至一以可切换方式连接至一关联的位线的漏极选择晶体管；及所述将一电压源从每一沟道去耦是通过禁用其漏极选择晶体管以将来自所述关联位线的所述关联电压源与其漏极断开来实现的。7.如权利要求1所述的方法，其中将所述存储单元阵列组织成一NAND链阵列，每一NAND链均包括复数个存储单元，所述复数个存储单元通过其源极及漏极以菊花链形式连接、通过一源极端子及一漏极端子端接；及一漏极选择晶体管，其以可切换方式将所述漏极端子连接至一关联的位线。8.如权利要求7所述的方法，其中一存储单元的每一所述沟道均构成一NAND链中所述以菊花链形式连接的存储单元的组合沟道的一部分。9.如权利要求1-8中任一权利要求所述的方法，其中每一非易失性存储单元存储一位数据。10.如权利要求1-8中任一权利要求所述的方法，其中每一非易失性存储单元存储多于一位数据。11.如权利要求1-8中任一权利要求所述的方法...

【专利技术属性】
技术研发人员：劳尔阿德里安切尔内亚，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]