非易失性存储装置以及对其中的多级单元进行编程的方法制造方法及图纸

本发明专利技术的非易失性存储装置包括页面缓冲器，该页面缓冲器具有位线选择电路，第一寄存器，第二寄存器，数据比较电路，第一位线电压控制器以及第二位线电压控制器。位线选择电路选择性耦接某一位线至感测节点。第一寄存器与第二寄存器储存给定的数据。数据比较电路比较储存于第一寄存器中的数据与储存于第二寄存器中的数据，并传送比较结果至感测节点。第一位线电压控制器依据储存于第一寄存器中的数据的电压电平，施加低电平的电压至位线。第二位线电压控制器依据储存于第二寄存器中的数据，施加高电平的选择的第一电压至位线。

【技术实现步骤摘要】

本专利技术涉及一种非易失性存储装置以及一种对多级单元进行编程 的方法。更特别地，本专利技术涉及一种用于有效地对多级单元中最高有效 位进行编程的页面緩沖器。
技术介绍
近年来，对可以电编程/擦除数据并且不需要使得数据被周期性^，J 新的非易失性存储装置的需求已增加。此外，为提高非易失性存储装置的 集成度，关于用于储存一位以上的数据的单元的研究已在积极地进行中。在下文中，将具有用于储存多位数据的单元的非易失性存储装置称为 多级单元(MLC)非易失性存储装置。例如，在具有用于^(^存2位数据的多级单元的非易失性存储装置中， 一个单元可储存四个可能数据组合中的一个，即，11， 10， Ol和OO。因 此，就增加的逻辑而言，可以提高非易失性存储装置的集成度。关于MLC非易失性存储装置中单元的编程操作，包括用于逐步地对单 元进行编程的操作，而不象具有用于储存一位的单级单元的单级单元(SLC) 非易失性存储装置。此外，MLC非易失性存储装置可通过上述IMt储存具 有多种情况的数据。在此情况下，当执行关于包括在一个页面中的特定单元的编程操作 时，首先编程MLC非易失性存储装置中的部分单元。在之前步本文档来自技高网...

【技术保护点】
一种非易失性存储装置，包括：存储单元阵列，用于储存数据；页面缓冲器，经由至少第一与第二位线而耦接至所述存储单元阵列；其中所述页面缓冲器包括：位线选择电路，配置成选择性耦接所述第一或第二位线至感测节点；第一寄存器与第二寄存器，配置成储存给定的数据；数据比较电路，配置成比较储存于所述第一寄存器中的数据与储存于所述第二寄存器中的数据，并传送比较结果至所述感测节点；第一位线电压控制器，配置成依据储存于所述第一寄存器中的数据的电压电平施加第一电压至所选择的位线；以及第二位线电压控制器，配置成依据储存于所述第二寄存器中的数据施加高于所述第一电压的第二电压至所选择的位线。

【技术特征摘要】
KR 2006-12-28 10-2006-01363561. 一种非易失性存储装置，包括存储单元阵列，用于储存数据；页面缓冲器，经由至少第一与第二位线而耦接至所述存储单元阵列；其中所述页面缓冲器包括位线选择电路，配置成选择性耦接所述第一或第二位线至感测节点；第一寄存器与第二寄存器，配置成储存给定的数据；数据比较电路，配置成比较储存于所述第一寄存器中的数据与储存于所述第二寄存器中的数据，并传送比较结果至所述感测节点；第一位线电压控制器，配置成依据储存于所述第一寄存器中的数据的电压电平施加第一电压至所选择的位线；以及第二位线电压控制器，配置成依据储存于所述第二寄存器中的数据施加高于所述第一电压的第二电压至所选择的位线。2. 如权利要求1的非易失性存储装置，其中所述第一位线电压控 制器包括第一晶体管，配置成响应储存于所述第一寄存器中的数据来提供接地 电压至所述感测节点；以及第二晶体管，提供于所述第一晶体管与所述感测节点之间，并配置成 响应第一位线电压控制信号来提供所述接地电压至所述感测节点。3. 如权利要求1的非易失性存储装置，其中所述第二位线电压控 制器包括第一晶体管，配置成响应储存于所述第二寄存器中的数据来提供电源 电压至所述感测节点；以及第二晶体管，提供于所述第一晶体管与所述感测节点之间，并配置成 响应第二位线电压控制信号来提_供所述电源电压至所述感测节点。4. 如权利要求2的非易失性存储装置，其中所述第一位线电压控 制信号的电压电平高于所述第二晶体管的阈值电压。5. 如权利要求3的非易失性存储装置，其中当执行LSB(最低有效 位)编程操作时，接地电压被提供为所述电源电压，并且当执行MSB编程操作时，高电压被提供为所述电源电压。6. 如权利要求5的非易失性存储装置，其中当LSB被编程时，所 述第二位线电压控制信号的电压电平高于所述第二晶体管的阈值电压，并 且当MSB(最高有效位)被编程时，所述第二位线电压控制信号的电压电 平高于所述第二晶体管的阈值电压与所述第二电压的和。7. 如权利要求6的非易失性存储装置，其中所述第二电压的量值 约为1. 5V到2. 0V。8. 如权利要求1的非易失性存储装置，其中所述数据比较电路响 应MSB编程信号，传送储存于所述第一寄存器中的泰:据与储存于所述第二 寄存器中的数据的逻辑乘积数据至所述感测节点。9. 如权利要求8的非易失性存储装置，其中如果储存于所述第一 寄存器中的数据与储存于所述第二寄存器中的数据分别为'O'与'O'，则所述 数据比较电路停止所述逻辑乘积数据的传送。10. —种对非易失性存储装置中多级单元进行编程的方法，所述方 法包括对所述存储装置中的单元的LSB (最低有效位)数据进行编程；传送要作为所述单元的MSB(最高有效位)来编程的数据至页面緩冲 器的第一寄存器；读取依据LSB编程而储存于所述单元中的数据，并将读取的数据储存 于所述页面緩冲器的第二寄存器中；依据储存于所述第一寄存器中的数据，重置储存于所述第二寄存器中 的数据，由此确定LSB与MSB要被编程的笫一选择单元；比...

【专利技术属性】
技术研发人员：王钟铉，朴世泉，朴成勋，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]