减少在非易失性存储设备和相关设备中的写时间的方法技术

一种操作非易失性存储设备的方法，包括在连续写操作的执行之间的时期，对于编程和／或擦除所述非易失性存储设备的存储单元将写电压维持在预定电压电平。例如，响应于开始写命令，可以将所述写电压激活为预定电压电平，并且响应于指示连续写命令的信号，可以阻止所述写电压的放电。还讨论了相关的设备。

【技术实现步骤摘要】

本专利技术涉及存储设备及相关的操作方法，特别地涉及非易失性存储设备及相 关的操作方法。
技术介绍
在没有电源的情况下，基于半导^f诸设^f果持数据的能力，可以将半导体 存储设^为易失性和非易失性类型。易失性存储设备可以包4^争态和动态随机 存耳)0^賭器，(也就是SRAM和DRAM)，而非易失性存储设备可以包括只读存储 器(ROM)。 ROM可以具有多种类型，例如可擦B^^口可编程ROM (EPROM)、 电EPROM (EEPROM)、闪存，等等。非易失性存^i殳备可提供多种优势，因为它们可以提供更小的尺寸、更低的 能量消耗，和/或高级的读/写性能。例如，可将闪存用于向便携式设备提供芯上存 储器，所述便携式设备可能需要相对快速的数据更新，例如蜂窝式电话、数码相 机、音频/视频记录器、调制解调器、智能卡，等等。可能需要向某些非易失性存储设备提供高于电源电压的电压，在下文中，将 所述电压称为高电压，例如，采用F-N暖道、源极端沟道热电子注入等机制的 写操作。虽然可以从电源电压产生所述高电压，但是产生所要求的高电压或目标 电压电平可能要花费时间，在此也将其称为建立时间。 一旦所述高电压达到目标 电平，可将其施加到一选定的存储单元(或选定的多个存储单元) 一段预定的时 间，在此也将其称为写时间。写操作可以包括编程和擦除操作。在#1#了写操作 之后，可以将施加到一选定的存储单元(或选定的多个存储单元)的所述高电压 放电一段预定的时间，在此也将其称为放电时间。图1图示了在如上所述的写操 作期间高电压的波形变化。如图1所示，如果才似亍连续的写才喿作，可以重复进行 包括建立时间、写时间和放电时间的上述过程。因此，当连续写入##设备的数据量和/或连续写周期的数量增加时，管理写 时间可能变得日益重要。
技术实现思路
根据本专利技术的一些实施例， 一种操作非易失性^^渚设备的方法包括在连续写 操作的执行之间的时期，对于编程和/或擦除所述非易失性存储设备的存储单元 将写电压维持在预定电压电平。在一些实施例中，作为对开始写命令的响应，可 以激活在预定电压电平上的写电压，并且，响应于指示连续写命令的信号，可以 阻止写电压的》文电。根据本专利技术的其它实施例， 一种用于向非易失性##设备写入数据的方法可以包括响应于指示连续写命令的信号，激活写加速^吏能信号；响应于所述写加速 使能信号和开始写命令，产生写电压；以及响应于所述写加速使能信号的激活， 在连续写操作的^^f及其之间的时期，连续地将写电压维持在预定电压电平。在一些实施例中，响应于所述写加速使能信号的激活，在连续写操作的^# 之间的时期，可以阻止所述写电压的放电。在其它的实施例中，所述方法可以进一步包括响应于指示所述连续写操作结 束的信号，使所述写加速使能信号失效，并且响应于所述写加速使能信号，中断 所述写电压的产生。在一些实施例中，所述连续写操作可以包括编程和/或擦除操作。在其它实施例中，当所述连续写操作对于编程操作时，可以向所述非易失性 存储设备的源极线提供所述写电压。在一些实施例中，当所述连续写操作为擦除操作时，可以向所述非易失性存 储设备的字线提供所述写电压。在一些实施例中，指示所述连续写命令的所述信号可以是从外部设备提供的 标志信号。在其它实施例中，所述方法可以进一步包括在所述连续写操作的净似于期间， 响应于寻址的改变，检测向下一页写入的命令，响应检测到的向下一页写入的命 令，中断向前一页存储单元提供的写电压，存储至少一部分向前一页存储单元提 供的写电压，在存储了向前一页存储单元提供的写电压之后，将来自前一页存储 单元的残余电压放掉，并且连同所述存储的写电压^向下一页的存储单元提供 写电压。在一些实施例中，所述方法可以进一步包括响应于所述写加速4吏能信号和所 述写命令，为所述连续写才喿作产生写电压。在其它实施例中，当所述写加速使能信号被无效时，中断所述写电压的产生。 在一些实施例中，当对应于下一页的所述连续写操作的^一个操作结束时， 将所述写电压放电。根据本专利技术另外的实施例，非易失性^^诸设备包^i午多^f诸单元和控制逻辑 块，将所述控制逻辑块配置为在连续写操作的扭奸之间的时期，对于编程和/或擦施例中，可以将所述控制逻辑块配置为响应于指示连续写命令的信号，阻止所述 写电压的放电。才艮据本专利技术的一些实施例，非易失性^i渚设备可以包括含有许多以行和列排 列的存储单元的存储单元阵列，电压产生器，将其配置为在所述连续写操作的执块，将其配置为响应于写命令和指示连续写操作的信号进行操作。可以将所述控 制逻辑块配置为控制所述电压产生器，从而在所述连续写操作的执行及其之间的 时期，将写电压维持在预定电压电平。在本专利技术的其它实施例中， 一种^f渚卡包括处理单元，由所述处理单元控制 的非易失性存储设备，寄存器，将其配置为存储指示受所述处理单元控制的连续 写操作的标志位。将所述非易失性存储设备配置为基于在所述寄存器中设置的标 志位，在所述连续写操作的扭行之间的时期，对于编程和/或擦除所述非易失性存在一些实施例中，所述^i渚卡可以是智能卡。附图说明图1是表示在传统的非易失性^f诸设备中在写操作期间写电压变化的图形。 图2是表示在依照本专利技术的一些实施例的非易失性##设备中在写操作期间 写电压变化的图形。图3是说明依照本专利技术一些实施例的非易失性存4浙殳备的方框图。图4是表示在图3中所示出的非易失性^f诸设备的写操作期间写电压变化的图形。图5是表示在图3中所示出的非易失性^i诸设备的写操作期间源极线上电压 变化的波形图。图6是^f诸卡的方框图，所述存储卡包括依照本专利技术一些实施例的非易失性剩浙文备。图7是说明图6所示出的^f诸卡中写4喿作的流4呈图。具体实施方式在下文中参照附图对本专利技术进行更加全面的描述，在所述附图中示出了本发 明的实施例。然而，本专利技术可以以许多种不同的形式体现，不应该将其解释为局 限于此处提出的实施例。更确切地，提供这些实施例是为了使公开彻底和完整， 并将本专利技术的范围完全地传达给本领域的技术人员。在附图中，为了清^见， 可以放大层和区域的尺寸和相对尺寸。相同的编号始终表示相同的元件。应该理解，虽然第一、第二、第三等术语在此可以用于描述不同的元件、组 件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应由这些术 语限制。这些术语只是用于从另一区域、层或部分区分出元件、组件、区域、层 或部分。因而，在不背离本专利技术教导的情况下，下面讨论的第一元件、組件、区 域、层或部分可称之为第二元件、组件、区域、层或部分。在此使用术语只是为了描述特定的实施例，并不是用于限制本专利技术。如此处 所使用的，除非上下文清楚地作出其它的指示，否则单数形式的一和该，，也指包 括复数形式。更进一步地应该理解，当在说明书中使用术语包含和/或包含着 时，指定了所述特征、整数、步骤、操作、元件和/或组件的存在，但是并不排除 存在或附加一个或多个其它特征、整数、步骤、操作、元件、組件和/或它们的組。 如此处所使用的，术语和/或包括一个或多个相互关联的所列出的项目的任意组 合和所有的组合。应该理解，当称一个元件或层位于另一个元件或层的上面， 一个元件或层 连接到、耦合到或邻接于另一个元件或层时，可以是直接本文档来自技高网...

【技术保护点】
一种操作非易失性存储设备的方法，所述方法包括：　　　　在连续写操作的执行之间的时期，对于编程和／或擦除所述非易失性存储设备的存储单元将写电压维持在预定电压电平。

【技术特征摘要】
KR 2006-12-13 127264/061、一种操作非易失性存储设备的方法，所述方法包括在连续写操作的执行之间的时期，对于编程和/或擦除所述非易失性存储设备的存储单元将写电压维持在预定电压电平。2、 根据权利要求1所述的方法，其中，维持所述写电压包括 响应于开始写命令，将所述写电压激活到所述预定电压电平；以及 响应于指示连续写命令的信号，阻止所述写电压的放电。3、 才艮据权利要求1所述的方法，其中，维持所述写电压包括 响应于指示连续写命令的信号，激活写加速使能信号； 响应于开始写命令，产生为所述预定电压电平的写电压；以及响应于所述写加速使能信号的激活，在所述连续写操作的执行及其之间的时 期，连续地将写电压维持在所述预定电压电平。4、 才艮据权利要求3所述的方法，其中，连续地维持所述写电压包括响应于所述写加速使能信号的激活，在所述连续写操作的执行之间的时期， 阻止所述写电压的放电。5、 根据权利要求3所述的方法，进一步包括响应于指示所述连续写操作结束的信号，使所述写加速使能信号失效；以及 响应于所述写加速4吏能信号的失效，中断所述写电压的产生。6、 根据权利要求1所述的方法，其中，所述连续写操作包括编程和/或擦除操作。7、 根据权利要求6所述的方法，进一步包括当所述连续写操作为编程操作时，向所述非易失性存储设备的源极线提供所 述写电压。8、 根据权利要求6所述的方法，进一步包括当所述连续写操作为擦除操作时，向所述一 一 易失性存储设备的字线提供所述 写电压。9、 根据权利要求3所述的方法，其中，指示所述连续写命令的所述信号包括10、 根据权利要求3所述的方法，其中，指示所述连续写命令的所述信号包 括从外部设备提供的标志信号。11、 根据权利要求3所述的方法，进一步包括在所述连续写操作的扭/f亍期间，响应于寻址的改变，检测向下一页写入的命令；响应于一企测到向下一页写入的命令，中断向前一页的存储单元提供的所述写电压；存储至少一部分向所述前一页的存储单元提供的所述写电压； 在存储了向所述前一 页的存储单元提供的所述写电压之后，将来自所述前一 页的存储单元的剩余电压放电；以及连同所述务賭的写电压^向所述下一页的^f诸单元提供所述写电压。12、 根据权利要求ll所述的方法，其中，产生所述写电压进一步包括 响应于所述写加速^吏能信号和所述开始写^4N产生所述写电压。13、 根据权利要求12所述的方法，进一步包括当所述写加速4吏能信号变成不活动时，中断所述写电压的产生。14、 根据权利要求12所述的方法，进一步包括当对应于所述下一页的所述连续写操作的最后一个操作结束时，将所述写电 压方文电。15、 一种非易失性^f诸设备，包括 多个^f诸单元；以及控制逻辑块，配置为在连续写操作的4似亍之间的时期，对于编程和/或擦除所16、 根据权利要求15所述的设备，其中，所述控制逻辑块进一步配置为响应 于指示连续写命令的信号，阻止所述写电压的放电。17、 根据权利要求16所述的设备，其中，所述多个存储单元包括一含有以行 和列排列的多个存储单元的存储单元阵列，并且进一步包括电压产生器，将其配置为在所述连续写操作期间，产生提供给所述^f诸单元 阵列的为所述预定电压电平的写电压，其中，将所述控制逻辑块配置为控制所述电压产生器，从而在所述连续写操 作的4W于及其之间时间的期间，将写电压维持在所述预定电压电平。18、 根据权利要求17所述的设备，其中，指示连续写命令的所述信号包括从 外部设备提供的标志信号。19、 根据权利要求18所述的设备，其中，将所述控制逻辑块配置为响应于所述标志信号激活写加速使能信号，并且其中将所述电压产生器配置为响应于所述 写加速使能信号的激活，将写电压维持在所述预定电压电平。20、 根据权利要求19所述的设备，其中，将所述控制逻辑...

【专利技术属性】
技术研发人员：金善券，李炳勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]