非易失性半导体存储器的编程方法及其电路技术

本发明专利技术揭示一种非易失性半导体存储器的编程方法，其是于存储器中选择出一群组的存储器单元来进行编程，并于该群组中致能一第一子群组的存储器单元。于致能该第一子群组后，会等待一预定时间，随后则于该群组中致能一第二子群组的存储器单元来进行编程，同时继续致能该第一子群组来进行编程。

【技术实现步骤摘要】

本专利技术涉及一种存储器装置，特别是涉及一种非易失性半导体存储器的 编程方法及其装置。
技术介绍
图l为典型快闪EEPROM(电性可擦除可编程只读存储器)的结构配置图，程、擦除、读取与过度擦除修正的电路。快闪EEPROM存储器阵列100是由 各自独立的单元(如单元102)所组成，各单元的漏极连接至一位线(如位线 104),而各位线与一位线切换电路106以及一行译码器108连接。阵列中各单 元的源极相互连接且与共源极讯号VSL连接，而其栅极分别通过一字符线与 一列译码器耦接。列译码器110自电源供应器112接收电压讯号，并分派特定的电压讯号至 字符线，且其为接收自处理器或状态机114的一列地址所控制。位线切换电 路106亦自电源供应器112接收电压讯号，并分派特定的电压讯号至位线，且 其为接收自处理器的一讯号所控制。而电源供应器112所提供的电压为自处 理器114接收的讯号所控制。行译码器108自特定的位线提供讯号至感测放大器或比较器116,且其为 接收自处理器的一行地址讯号所控制。电源供应器112提供电压至行译码器 108以及位线104,且电源供应器112可包含一充电泵电路或外部电源供应装 置来提供于编程或过擦除修正时位在线所需的位线电流。感测放大器116自参考阵列118的参考单元接收一讯号。当讯号来自行译 码器108或参考阵列118时，每一感测放大器116均提供一与一参考单元线有 关的位线的状态指示讯号，而该参考单元线自数据锁存或緩冲器120连接至 处理器114。 '为对闪存阵列IOO中的一单元进行编程，高栅极-源极电压脉冲自电源供 应器112提供至该单元，同时该单元的源极端接地。举例来说，于编程时，为9-10V的多个栅极电压脉冲各施加于一单元上约于3-6微秒(ms)，同时该单 元的漏极被设定为4-4.5V，且其源极接地。此漏极-源极的偏压会使漏极处附 近产生热电子，较大的栅极-源极电压脉冲易使热电子克服信道与由一薄介 电层产生的浮置栅极间的能障，造成驱使热电子至单元的浮置栅极上的现 象。此类的编程过程中，热电子注入会使单元的临限电压被提高，而临限电 压为单元导通时栅极-源极所需的电压。整个编程过程是对在一预选单元(如16位的字单元)内的所有存储器单元存储器单元，随后，即可判定字单元内是否有错误的存储器单元存在。若判 定出字单元内有错误的存储器单元存在，则编程以及编程验证步骤会对错误 的存储器单元继续执行，直到错误的存储器单元不再存在为止。如上所述，通道热载流子注入用来将数据O写入(编程)至一对应的存储 器单元(如具有浮置栅的NOR型闪存单元)。字模式的编程操作通常于一时间 内编程16个单元。在0.18pm的世代，典型的编程状态即为于控制栅极施加-9V 的电压、于漏极节点施加-4.5V的电压、于源极节点施加-OV的电压以及于本 体施加-OV的电压，而其编程时的单元电流为0.2mA。因此，16个单元同时 进行编程会消耗3.2 mA的电流。此编程电流会由电源供应器112来提供，此 电源供应器112通常包含一电荷泵电路，用以提供位线控制电压来对单元进 行编程。内部电荷泵电路的效率通常约为15%,即代表需消耗的电源供应器 112电流约为21mA(3.2mA/0.15)。换句话说，由于单元漏才及节点电压电平 (4-4.5V)高于电源供应器电压电平(2.7-3.3V),电源供应器会于提供单元编程 电流时消津毛更多的电流。由于电源供应器是经由具有电阻值的金属线而连接至存储器芯片内的 各晶体管，大的编程电流可能会产生电源干扰。因此，流过金属线的大电流 会导致电压下降而造成电源干扰。此外，电源供应器电流对存储器装置而言 有定义其明确的上限，而此大电流却几乎等于或大于其电流上限；甚者，对 于存储器装置的测试机台来说，亦有其电源供应器输出电流的上限，而测试 机台可以于同一时间内测试多个芯片，故芯片的大电流消耗将会限制测试机 台于同 一时间内测试芯片的数量。再者，若位线有漏电流，则表示单元被过擦除，而与读取状态比较起来， 当位线处于高电压电平时，其漏电流会增加，且此漏电流会造成控制电压降至比编程所需的电压电平更低。鉴于存在上述缺陷，本专利技术提供一种非易失性半导体存储器的编程方法 及其装置，以达到增进编程能力以及效率的功效。
技术实现思路
本专利技术的主要目的，即在于提供一种非易失性半导体存储器的编程方 法，以达到增进编程功能以及效率的功效。为达到上述目的，本专利技术提供的一种非易失性半导体存储器的编程方 法，其是于存储器中选择出一群组的存储器单元来进行编程，并于该群组中 致能一第一子群组的存储器单元。于致能该第一子群组后，会等待一预定时 间，随后则于该群组中致能一第二子群组的存储器单元来进行编程，同时继 续致能该第一子群组来进行编程。为使本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较 佳实施例，并结合附图详细说明如下。附图说明图1为典型快闪EEPROM(电可擦除可编程只读存储器)的结构配置图。图2为已知半导体存储器装置中单元进行编程的编程电路图。图3为图2中数据电平移位器的详细电路图。图4为本专利技术编程电路的一实施例图。图5为本专利技术数据电平切换器的详细实施例图。图6为本专利技术控制电路的操作时序图。图7为测量单元的临限电压(VT)对应编程时间的特性图。附图符号说明 100存储器阵列 106位线切换电^各 112电源供应器 118参考阵列 202电压调整器电路 208数据电平移位器102存储器单元 108行译码器 114处理器/状态机 120数据锁存/緩冲器 204电阻分压器 210Y-译码器7104位线110列译码器 116感测放大器 200编程电路206比较器 212、 212，单元225数据锁存 227传递门 229、 229A与非门231电平移位器 300定时器 I1~I4反相器具体实施例方式图2为已知半导体存储器装置中单元进行编程的编程电路200的一电路 图，该半导体存储器装置为一包含NOR(或非)存储器单元的EEPROM(电性 可擦除可编程只读存储器)，亦可被称为一闪存装置。而闪存装置的特性以 及结构已于美国专利公告第7009882中所描述，此处不再赘述。编程电路200包含有一如电荷泵电路202的电源供应器，用以根据一编 程控制讯号PGM来提供一电压值VDQ1。各种结构的电荷泵电路202为众 所周知技术， 一般来说，电荷泵利用一电容作为能量储存的组件以及某些类 型的切换装置来控制电压与电容间的连接，且电荷泵电路亦可包含一可使输 出电压更为平顺的输出电容。较高的负载会造成平均电压较低，故电压可以 改变。 一电压调整器电路是与电荷泵电路202的输出端耦接，该电压调整器 电路包含有一电阻分压器204、 一比较器206、 PMOS晶体管Pl以及NMOS 晶体管Nl,而调整后的电压VDQ2被提供至晶体管Pl、 Nl的漏极端。即 使电压经过调整，其亦会取决于负载大小，甚至降低至目标电压以下。若最 大的电荷泵供应电压不足，则调整器的调整功能会失效且电压VDQ2会掉落 到比调整目标电压更低，直到单元阵列吸引到的电流等于电荷泵所提供的最 大电流为止。编程电流即为图中所标示的Ipgm。电源供应电压VDQ1藉由一比较器206而^f本文档来自技高网...

【技术保护点】
一种非易失性半导体存储器的编程方法，该存储器包含有一具有若干与多个字符线以及位线耦接的存储器单元的存储器阵列，该各位线均耦接至一共电压节点以被施加一位线编程电压，该方法包含下列步骤：　选择出一群组的存储器单元进行编程；　从该群组中致能一第一子群组中的存储器单元以进行编程；　于致能该第一子群组后，等待一第一预定时间；以及　于该第一预定时间后，于该群组中致能一第二子群组中的存储器单元以进行编程，并继续致能该第一子群组使其继续进行编程。

【技术特征摘要】
1、一种非易失性半导体存储器的编程方法，该存储器包含有一具有若干与多个字符线以及位线耦接的存储器单元的存储器阵列，该各位线均耦接至一共电压节点以被施加一位线编程电压，该方法包含下列步骤选择出一群组的存储器单元进行编程；从该群组中致能一第一子群组中的存储器单元以进行编程；于致能该第一子群组后，等待一第一预定时间；以及于该第一预定时间后，于该群组中致能一第二子群组中的存储器单元以进行编程，并继续致能该第一子群组使其继续进行编程。2、 根据权利要求l的非易失性半导体存储器的编程方法，还包含下列步 骤于被致能的子群组内编程存储器单元，该步骤依据该存储器单元被编程 的数据来决定于该被致能的子群组内选择若干存储器单元与该共电压节点 耦接。3、 根据权利要求l的非易失性半导体存储器的编程方法，其中，该第一 子群组以及该第二子群组均于该第二预定时间中被致能，且该第二预定时间 比该第一预定时间长。4、 根据权利要求l的非易失性半导体存储器的编程方法，还包含下列步 骤于该第二子群组被致能后，失能该第一子群组，其中该第一子群组与该 第二子群组是于一期间同时被致能。5、 根据权利要求l的非易失性半导体存储器的编程方法，还包含下列步 骤将该群组中存储器单元用来编程的该位线编程电压传递的该共电压节 点；以及当致能时，对该子群组进行编程操作。6、 根据权利要求1的非易失性半导体存储器的编程方法，其中该群组 为一字单元，且该第一子群组以及该第二子群组为半字节单元。7、 根据权利要求1的非易失性半导体存储器的编程方法，还包含下列 步骤于该第二子群组致能后，等待该第一预定时间，且自该记群组中的存储 器单元中致能一第三子群组中的存储器单元以进行编程，并继续致能该第二 子群组使其继续进行编程；以及于该第三子群组致能后，等待该第一预定时 间，且自该记群组中的存储器单元中致能一第四子群组中的存储器单元以进行编程，并继续致能该第三子群组使其继续进行编程；其中，该第三子群组与该第四子群组为一半字节单元。8、 根据权利要求1的非易失性半导体存储器的编程方法，还包含一具 有电荷泵电路的电源供应器，用以产生该位线编程电压。9、 根据权利要求1的非易失性半导体存储器的编程方法，其中该存储 器单元为一闪存单元。10、 一种非易失性半导体存储器的编程电路，该存储器包含有一具有若 干与多个字符线以及位线耦接的存储器单元的存储器阵列，该各位线均耦接 至一共电压节点以被,加一位线编程电压，该编程电路包含一电源供应器，用、以提供该位线编程电压；一电平移位电路，耦接于该共电压节点以及被选择到进行编程的 一群组 存储器单元的位线间，且该电平移位电路根据一致能控制讯号来致能该群组 内的不同子群组，以进行编程；...

【专利技术属性】
技术研发人员：陈宗仁，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]