闪存的资料写入方法技术

一种闪存的资料写入方法，适用于由一切换单元控制一位线的闪存。该闪存的资料写入方法包括施加一方波信号至闪存的字符线，同时施加一递减信号至切换单元，致使闪存的位线接收一稳定的漏极电压。

【技术实现步骤摘要】

本专利技术是关于 一 种非挥发性存储器的资料写入方法，且特别是关于 一 种。3匕 冃景技术闪存因員有非挥发性(non-volatile).高密集^￡ 、以及反应速度快…等特性，而在众多的存储器中崭露头角。对于存储器而言，存储资料的保存与元件的可罪度息息相关。因此，近年来许多不同的陆续被提出，以提升闪存的可靠度。图1为传统，其利用施加方波信号VB L T,至切换单元1 1 Q ，与施加 一 方波信号Vw,」至字符线(word line) WL 1的方式，达至U得以写入的目的中切换单元1 1 0由一 N型晶体管MN1所构成，若将N型晶体管MN 1的等效阻抗视为 一 电阻 R,，则由切换单元1 1 0提供至位线(bit line ) BL 1的漏极电压VD1可表示为<formula>formula see original document page 5</formula> (1)其中VDD为切换单元1 1 0的操作电压、IDI为流经 位线BL 1的漏极电流。参照图2来看图1传统。随 着写入时间的增加，快闪存储胞1 0 1的临界电压Vth (threshold voltage)将随之上升，相对的流经位线 BL 1的漏极电流IDI ，也将随着写入时间的增加而递减。 如此 一 来，参照式(1 )来看，漏极电流ID1的递减将 引发漏极电压VD1的上升。此时，建构在与快闪存储胞 1 0 1同 一 位线 BL 1上的快闪存储胞1 0 1 — 1 0 4 ，会因共享位线BL 1上的偏压(不断上升的漏极电 压VD1)，而引发漏极干扰(drain disturb),进而影响 闪存1 2 0的可靠度。为了避免引发严重的漏极干扰，图3传统闪存的 资料写入方法，采用施加一方波信号VT3至切换单元 1 1 0 ，与施加一递增信号V^至字符线WL 1的方式， 让流经位线BL 1的漏极电流ID3，因递增信号Vwu内的 电压准位，会随着写入时间的增加而递增，致使漏极 电流ID3不会随着快闪存储胞1 3 0的临界电压Vth的 变动而递减。如此 一 来，不随写入时间而变动的漏极电流I D3 ，将形成 一 稳定的漏极电压VD3 ，进而减低漏极 干扰的影响。其中图3中的漏极电流I D3与漏极电压VD3 的相关时序图，如图4所示。然而，图3传统虽然减低了漏极干扰对闪存1 2 0的影 响，但建构在与快闪存储胞1 0 1同 一 字符线WL 1上 的快闪存储胞1 0 5 ，却会因共享字符线WL 1上的偏 压(不断上升的信号)，而引发栅极干扰(gate disturb),进而影响闪存1 2 0的可靠度。由上述可知，传统会导致建构在与正在写入的快闪存储胞，同—字符线或位线上的其它快闪存储胞，因承受与正在写入的快闪存储胞相同的偏压，而产生所谓的栅极干扰或漏极干扰换而言之，传统会随着写入动作的次数增加，致使闪存的可一. 罪度，因栅极干扰或漏极干扰而曰渐衰减，进而影响存储资料的正确性，甚至导致闪存的损坏
技术实现思路
有鉴于此，本专利技术的百的是在提供种由递减信号与方波信号对闪存所形成的偏压执行存储资料的写入，并同时达到降低微极干扰与漏极干扰的隐忧，由此有效地提升闪存的可靠度。为达成上述及其它目的，本专利技术提出—种，适用于由 一 切换单元控制位线的闪存该包括施加一递减信号至切换单元，致使闪存-的位线接收 一 稳定的漏极电压中的递减信号的电压准位，随着写入时间的增加而递减以及，于递减信号的信号的作用期间施加方波信号至闪存的字符线。如此 一 来，闪存在递减信号与方波信号所形成的偏压下，就可执行存储资料的写入上述的该些方波信号，在一较佳实施例中，于每一该些信号的作用期间，所施加的每一该些方波信号的电压准位相同。且切换单元的等效电阻，随着写入时间的增加而递增。而漏极电压则不随着写入时间的增加而变动。上述，在，较佳实施例中，适用于N0R型阵列结构的闪存。上述，在一较佳实施例中，切换单元串接在闪存的位线与操作电压之间，并用以依据递减信号而控制输出漏极电压。本专利技术因采用递减信号所形成的 稳定漏极电压，与在该信号的作用期间所施加的方波信号，让闪存于写入的过程中，免除漏极干扰与栅极干扰进而确保存储资料的正确性，与提升闪存的可靠度。附图说明为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举本专利技术的较佳实施例，并配合附图作详细说明如下，其中图1为种传乡充示意图。图2为用以说明图1的相关时序图。图3为另种传统示意图。图4为用以说明图3的相关时序图。图5为根据本专利技术较佳实施例的示意图图6为用以说明图5的相关时序图。且具体实施例方式图5为根据本专利技术较佳实施例的为了说明方便，在此绘示出切换单元1 1 0与闪存1020中闪存12 0包括八个快闪存储胞101—108、两条位线(bit line) BL 1一 BL 2、以及四条字符线word1i n e )WL 1 — WL 4 。而切换单元110则串接在闪存12 0的位线BL 1与操作电压VUD之间，其用以依据递减信号VBlT5而控制输出漏极电压vD5。继续参照图5 。在此，假设以 一 存储资料写入由 位线BL 1与字符线WL 1所定出的快闪存储胞1 0 1作 为例子。当要对快闪存储胞1 0 1进行写入操作时， 将施加一递减信号Vblt5至切換単元1 1 0，致使闪存 1 2 0的位线BL 1接收漏极电压VD5 。其中递减信号 VBI.T5的电压准位随着写入时间的增加而递减。此外，本 实施例在递减信号VBtT5的每 一 个信号的作用期间，都 施加 一 方波信号至闪存1 2 0的字符线WL 1 。上述快闪存储胞1 0 1的写入过程中，若将切换 单元1 1 0的等效阻抗，视为 一 电阻R5 ，则漏极电压 VD5可表示为<formula>formula see original document page 9</formula>其中VDD为切换单元1 1 0的操作电压、ID5为流经 位线1 0 1的漏极电流。参照图6 ，当快闪存储胞101因递减信号Vbus与方波信号V^5所构成的偏压， 而进行写入操作时，快闪存储胞101的临界电压Vth(threshold voltage)将着写入日寸间的增力口而递增， 导致流经位线BL 1的漏极电流工D5 ，也随着写入时间的增加而递减。为了避免如图1传统，所引发的漏极干扰，本实施例采用随着写入时间的增加而递减的信号vBlT5，使得切换单元1 10的等效阻抗(电阻R5)随着写入时间的增加而递增，让漏极电流Ids与电阻Rs的乘积(ID5* R5)维持在一定值或是一变动极小值的情况下，参照式(2 )，此情况将致使切换单元1 1 0产生 一 个不随着写入时间的增加而变动的漏极电压VD5，或是漏极电压VD5随着写入时间的增加而变动幅度小于0 . 5 V 。如此 一 来，快闪存储胞1 01在进行写入操作时，位在与快闪存储胞101同一位线BL 1上的快闪存储胞1 0 2 — 1 04，将不会因承受与快闪存储胞1 Q 1的相同偏压(漏极电压v1)5)，而导致本文档来自技高网...

【技术保护点】
一种闪存的资料写入方法，适用于由一切换单元控制一位线的一闪存，其特征在于，该闪存的资料写入方法包括：　施加一递减信号至该切换单元，致使该闪存的该位线接收一漏极电压，其中该递减信号的电压准位，随着写入时间的增加而递减；以及　于该递减信号的信号作用期间，施加一字符线信号至该闪存的一字符线。

【技术特征摘要】
1.一种闪存的资料写入方法，适用于由一切换单元控制一位线的一闪存，其特征在于，该闪存的资料写入方法包括施加一递减信号至该切换单元，致使该闪存的该位线接收一漏极电压，其中该递减信号的电压准位，随着写入时间的增加而递减；以及于该递减信号的信号作用期间，施加一字符线信号至该闪存的一字符线。2 .如权利要求1所述的闪存的资料写入方法，其特征在于，其中该闪存为一 N0R型阵列结构的闪存。3 .如权利要求1所述的闪存的资料写入方法，其 特征在于，其中该切换单元的等效阻抗，随着写入时 间的增力Q而递增。4 .如权利要求1所述的闪存的资料写入方法，其 特征在于，其中该漏极电压随着写入时间的增加而变 动幅度小于0 . 5 V 。5 .如权利要求1所述的闪存的资料写入方法，其 特征在于...

【专利技术属性】
技术研发人员：何之浩，易成名，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]