适用于闪存的数据结构及其数据写入方法和数据读取方法技术

本发明专利技术披露了一种适用于闪存的数据结构、及其数据写入方法及数据读取方法，用以在闪存的一区块（ｂｌｏｃｋ）的连续地址的第一区段（ｓｅｃｔｏｒ）及第二区段里，分别储存５１２字节的数据及该数据经过６位错误修正码（ＥＣＣ）编码所产生的冗余码信息。而此区块的逻辑区块地址信息分为两部分，并分别储存于第一区段及第二区段。

【技术实现步骤摘要】

本专利技术涉及一种适用于闪存的数据结构、及其数据写入方法及数据读取方法，特別是涉及可包含6位ECC的冗余码信息的数据结构、及其数据写 入方法及数据读取方法。
技术介绍
目前，闪存(Flash memory)已是十分普遍的随身数据储存装置。然而， 由于偶发性的电子噪声(occasional electrical noise)或在工作周期间，此闪存的 材料本身特性无法高速地被存取信息，使得逻辑内存单元储存的0或1信息 位出现随机(random)、非重复性(non-repetitive)的信息位排列，而导致错误位 发生。为了保护在逻辑内存单元所储存的0或1信息位的正确性，通常会加 入一些位作为检查码，以从多个位中找出其中错误，并且将错误的位并予以 更正，此种位保护机制称的错误修正码(error control code, ECC)检查。请参阅图la及图lb，其显示现有技术的闪存的数据结构的示意图。图 la中，闪存1包含多个区块(block) ll,且每一区块11包含多个分页(Page) 12, 而每一分页至少包含一区段(sector,亦称之为mini Page) 13,区段13至少一 数据储存区(data area) 131及一备用储存区(space area) 132。因标准的整合电 子式驱动(Integrated Device Electronic, IDE-ATA)接口的传输最小单位为512 字节(byte),因此数据储存区的储存空间一般为512字节，而备用储存区的 储存空间为16字节。请参阅图lb，其显示现有技术的备用储存区132的信息储存结构的示意 图。图中，备用储存区132包含一内存损坏信息141、 一错误修正码检查信 息142、 一逻辑区块地址信息(logic block address, LBA)143、 一分裂区块逻 辑区段地址信息(split block logic sector address, SBLSA) 144及一错误控制码 (error control code, ECC)的冗余码信息(redundant) 145。其中，内存损坏信息 141的储存空间为l字节，可包含一损坏区块信息(bad block, BS)及一损坏分页信息(badpage, PS),损坏区块信息用以标示此区块是否为一损坏区块， 而损坏分页信息用以标示此分页是否为 一损坏分页。错误修正码检查信息 142的储存空间为1字节，用以标示是否须进行错误控制码确认。逻辑区块 地址信息143的储存空间为2字节。分裂区块逻辑区段地址信息144的储存 空间为2字节。冗余码信息145的储存空间为IO字节。现有的闪存大多以4位错误控制码进行编码，所产生的冗余码信息需要 IO字节的储存空间，因此可储入图lb所示的信息储存结构中。随着数据保 护机制越来越受重视，用更高位错误控制码来进行编码是闪存的设计趋势， 然而，若使用6位错误控制码进行编码，则产生的冗余码信息需要15字节 的储存空间，无法储入图lb所示的信息储存结构中。目前制造商根据现有 的闪存结构通常都会为每一闪存配置有一定数量的额外储存空间，但由于这 些额外的储存空间有限，无法扩增储存空间。因此，如何使闪存储存还包含 统使用有限的储存空间来获取较佳的正确信息位元亦是迫切需要的。
技术实现思路
因此本专利技术的目的为提供一适用于闪存的数据结构、及其数据写入方法 及数据读取方法，以在有限的内存空间里提供安全性较好的数据保护机制。根据的上述目的，本专利技术提供一种数据结构及其数据写入方法，用以在 闪存的 一 区块(block)的连续地址的第 一 区段(sector)及第二区段里，分别储存 512字节的数据及此些数据经过6位错误修正码(ECC)编码所产生的冗余码 信息。而此区块的逻辑区块地址信息分为两部分，并分别储存于第一区段及 第二区段此外，本专利技术还提供一数据读取方法，适用于一闪存的一区段，该区段 包括一数据、 一错误修正码检查信息及一冗余码信息，该方法包含下列步骤 根据该冗余码信息对该数据进行一错误修正码译码程序；判断该错误修正码 译码程序是否完成，若是，则输出该已经过错误修正码译码程序的数据；若否，则判断该数据中，储存值为一默认值的字节的数目是否高于一阈值，若 是，则判定该区段为抹除后(erase)的区段；若否，则根据错误修正码检查信 息以判断该区段是发生不可纠正的错误或是该区段为一抹除后的区段。附图说明为使本专利技术的上述和其它目的、特征、优点与实施例能更明显易懂，附 图的详细说明如下图la及图lb其显示现有技术的闪存的数据结构的示意图； 图2其显示本专利技术一实施例的闪存的数据结构的示意图； 图3其显示本专利技术一实施例的数据写入方法的步骤流程图； 图4其显示本专利技术一实施例的数据写入方法的步骤流程图； 图5其显示一具有分裂区结构的闪存的示意图；以及 图6其显示本专利技术的数据结构应用于分裂区架构的操作过程的步骤流 程图。附图符号说明 1:闪存； 11:区块； 12:分页； 13:区段； 131:数据储存区； 132:备用储存区； 14:闪存；141:内存损坏信息；142:错误修正码检查信息；143:逻辑区块地址信息；144:分裂区块逻辑区段地址信息；145:冗余码信息；201 ，202:区段；21,23:数据储存区；22:第一备用储存区；221:损坏分页信息；222:错误修正码检查信息；223:损坏区块信息；224:第一部分逻辑区块地址信息；225:冗余码信息；24:第二备用储存区；241:损坏分页信息；242:错误修正码检查讯；244:第二部分逻辑区块位址信息;245:冗余码信息；30 35:步骤流程；40 46:步骤流程；5:具有分裂区架构的闪存；51:第一区块；52:第二区块；以及60 65:步骤流程。具体实施例方式以下详细地讨论目前较佳的实施例。然而应被理解的是，本专利技术提供许 多可适用的专利技术观念，而这些观念能被体现于很宽广多样的特定具体背景限制本专利技术的范围。请参阅图2,其显示本专利技术一实施例的适用于闪存的数据结构的示意图。 图中，区段(sector)201及区段202为两个相邻的区段，区段201包含一数据 储存区21及一第一备用储存区22,而区段202包含一数据储存区23及一第 二备用储存区24。数据储存区21及数据储存区23的储存空间为512字节， 而第一备用储存区22及第二备用储存区24的储存空间为16字节。由于使 用6位错误控制码进行编码时，所产生的冗余码信息需要15字节的储存空 间，因此第一备用储存区22及第二备用储存区24存入冗余码信息后便分别 只剩下1字节的空间来储存其余信息，因此，本专利技术便将此些其余信息分存 在相邻的两区段里。第一备用储存区22用以储存一 1位的损坏分页信息221、 一 1位的错误 修正码检查信息222、 一 1位的损坏区块信息223、 一 5位的第一部分逻辑 区块地址信息224及15字节的冗余码信息225 。第二备用储存区22用以储 存一 1位的损坏分页信息241、 一 1位的错误修正码检查讯242、 一 6位的 第二部分逻辑区块位址信息244及15字节的冗余码信息245。将第一部分逻辑区块地址信息224及第二部分逻辑区块地址信息244组合便可取得一完本文档来自技高网...

【技术保护点】
一种数据结构，适用于一闪存的一区块的连续地址的第一区段及第二区段，该数据结构包含：一第一数据储存区，配置于该第一区段，用以储存一第一数据；一第二数据储存区，配置于该第二区段，用以储存一第二数据；一第一备用储存区，配置于该第一区段，用以储存一第一部分逻辑区块地址信息及一第一冗余码信息；以及一第二备用储存区，配置于该第二区段，用以储存一第二部分逻辑区块位址信息及一第二冗余码信息；其中，该第一部分逻辑区块地址信息及该第二部分逻辑区块地址信息可组合成该区块的逻辑区块地址信息，而该第一冗余码信息及该第二冗余码信息分别由该第一数据及该第二数据经过６位错误修正码编码所产生。

【技术特征摘要】
1.一种数据结构，适用于一闪存的一区块的连续地址的第一区段及第二区段，该数据结构包含一第一数据储存区，配置于该第一区段，用以储存一第一数据；一第二数据储存区，配置于该第二区段，用以储存一第二数据；一第一备用储存区，配置于该第一区段，用以储存一第一部分逻辑区块地址信息及一第一冗余码信息；以及一第二备用储存区，配置于该第二区段，用以储存一第二部分逻辑区块位址信息及一第二冗余码信息；其中，该第一部分逻辑区块地址信息及该第二部分逻辑区块地址信息可组合成该区块的逻辑区块地址信息，而该第一冗余码信息及该第二冗余码信息分别由该第一数据及该第二数据经过6位错误修正码编码所产生。2. 如权利要求l所述的数据结构，其中该闪存是多级单元及单级单元两 种其中的一个。3. 如权利要求1所述的数据结构，其中该第一备用储存区及该第二备用 储存区的储存空间为16字节。4. 如权利要求1所述的数据结构，其中还包含一损坏区块信息，该损坏 区块信息配置于该第一区段。5. 如权利要求1所述的数据结构，其中该损坏区块信息以1位储存。6. 如权利要求1所述的数据结构，其中该第一冗余码信息及该第二冗余 码信息所需的储存空间皆为15字节。7. 如权利要求1所述的数据结构，其中还包含一第一损坏分页信息及一 第二损坏分页信息，该第一损坏分页信息配置于该第一区段，而该第二损坏分页信息配置于该第二区段。8. 如权利要求1所述的数据结构，其中还包含一第一错误修正码检查信 息及一第二错误修正码检查信息，该第 一错误修正码检查信息配置于该第一 区段，而该第二错误修正码检查信息配置于该第二区段。9. 如权利要求1所述的数据结构，其中该第一错误修正码检查信息及一 第二错误修正码检查信息分别以1位储存。10. —种数据写入方法，用以将一第一数据及一第二数据写入一闪存的一区块，该区块是由多个区段所组成，该方法包含 自该区块中选出地址连续的第一区段及第二区段；使用一 6位错误控制码对该第一数据及该第二数据进行编码，以产生一 第 一 冗余码...

【专利技术属性】
技术研发人员：倪剑强，何东宇，廖峻廷，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]