提高闪存芯片写入速度的方法、闪存存储系统及其控制器技术方案

本发明专利技术公开了一种提高闪存芯片写入速度的方法，其中每一闪存芯片封装体内设有闪存芯片和加热芯片，且每一闪存芯片具有多个存储单元，该方法包括：在编程/擦除闪存芯片的存储单元之后检测所述存储单元的噪音容限；当所述闪存芯片的存储单元的噪音容限过差以致无法保证当前的数据写入速度时，启动所述闪存芯片封装体内的加热芯片以对所述闪存芯片进行修复。本发明专利技术还公开了一种闪存存储系统及其控制器。采用本发明专利技术实施例，能够有效地利用闪存芯片存储单元的自恢复特性而提高数据写入速度，且实现过程简单、易行。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种提高闪存芯片写入速度的方法、闪存存储系统及其控制器。
技术介绍
作为唯一主流的固态非挥发数据储存技术，闪存已经成为了全球半导体产业体系中发展最为迅速的一环。2010年市场研究报告显示，闪存产品的市场已突破200亿美元。基于闪存芯片的固态数据存储系统主要包含一个固态存储系统控制器和一个以上闪存芯片。闪存芯片的基本信息存储单元是浮栅金属氧化物半导体晶体管(Floating-GateTransistor)。浮栅金属氧化物半导体晶体管的阈值电压可以通过注射一定数量的电子进入浮栅而改变。因此，通过对浮栅内电子数目的精确控制，每个存储单元，即浮栅金属氧化物半导体晶体管，可储存多个比特信息。精确控制浮栅内电子数目的过程通常被称为编程。在每一个存储单元可以被编程之前，其浮栅内的所有电子必须被移走，从而使得其阈值电压被置为最低，这个过程被称为擦除。在对信息存储单元编程的过程中，业界使用一种渐进式的“编程一校验一再编程”的方法以实现对浮栅内电子数目的精确控制。重复的“编程/擦除”(program/erase)的操作会逐渐在浮栅金属氧化物半导体晶体管内引入越来越多的电子陷阱(traps)，以导致越来越低的浮栅金属氧化物半导体晶体管的噪音容限，从而使得闪存芯片只有一定的“编程/擦除”次数限度。除了重复“编程/擦除”次数因素外，闪存芯片数据写入速度的设置也会极大程度的影响浮栅金属氧化物半导体晶体管的噪音容限当提升闪存芯片数据写入速度时，浮栅金属氧化物半导体晶体管的噪音容限会相应降低。所以，在现有实现中，闪存芯片的数据写入速度被固定为一足够低的值，以保证闪存信息存储单元在达到最高允许“编程/擦除”次数前均可保证足够的噪音容限。可见，改善闪存芯片的存储单元的噪音容限对于提高允许“编程/擦除”次数或提高闪存芯片数据写入速度具有一定的意义，尤其在当前如何提升闪存写入数据的速度是本领域技术人员所致力的目标，能够有效的提高闪存芯片数据写入速度，从而提高整个存储系统的运行速度意义重大。在现有技术中，通过改善闪存芯片存储单元的噪音容限的方式主要是通过改变闪存芯片的封装工艺以及结构来提高存储单元的噪音容限，例如，申请号为201010502712.5的中国申请专利公开了一种利用选择性碳化硅外延来提升SONOS擦写速度的方法，利用碳化硅相比硅较宽的禁带宽度来达到对SONOS器件能带结构进行调节的目的，在电场强度不变情况下减少写入电子通过的势垒，从而提高写入速度。虽然所公开的方法在一定程度能够提高闪存的写入速度，其仅仅是通过减缓在浮栅金属氧化物半导体晶体管内电子陷阱(traps)的形成速度,但是随着重复的“编程/擦除” (program/erase)的操作，引入的电子陷阱慢慢积累，当达到一定程度时还是会限制到闪存芯片的数据写入速度。·另外，申请号为US 6，426，898 BI的美国申请专利则公开了一种减少闪存中由于擦除操作引起的隧道氧化层电子陷阱的方法，具体公开了 在擦除操作过程中执行擦除操作以过擦除(over-erases)所有的闪存单元，然后对过擦除(over-erases)的闪存单元进行单元修复操作。该修复操作能够有效导致电子穿过隧道氧化层而与陷阱再结合，从而减少由于擦除操作引起积累在隧道氧化层的电子陷阱，进而提高系统的数据写入/擦除速度。该方法能够有效的减少由于擦除操作引起积累在隧道氧化层的电子陷阱，但是实现过程比较复杂，要改变现有闪存存储系统的编程/擦除程序而实现，不利于普及使用。
技术实现思路
本专利技术的实施例提供一种提闻闪存芯片与入速度的方法、闪存存储系统及其控制器，能够有效地利用闪存芯片存储单元的自恢复特性而提高数据写入速度，且实现过程简单、易行。为达到上述目的，本专利技术的实施例采用如下技术方案 一种提闻闪存芯片与入速度的方法，其中每一闪存芯片封装体内设有闪存芯片和加热芯片，且每一闪存芯片具有多个存储单元，该方法包括步骤 在编程/擦除闪存芯片的存储单元之后检测所述存储单元的噪音容限； 当所述闪存芯片的存储单元的噪音容限过差以致无法保证当前的数据写入速度时，启动所述闪存芯片封装体内的加热芯片以对所述闪存芯片进行修复。一种控制器，包括 微处理单元； 闪存接口，耦接至所述微处理单元以及多个闪存芯片封装体，其中每一闪存芯片封装体内设有闪存芯片和加热芯片，且每一闪存芯片具有多个存储单兀; 闪存管理模块，耦接至所述微处理单元以通过微处理单元对所述多个闪存芯片封装体执行闪存处理程序，包括 噪音容限检测单元，用于在编程/擦除闪存芯片的存储单元之后检测所述存储单元的噪音容限； 加热芯片控制单元，用于当所述闪存芯片的存储单元的噪音容限过差以致无法保证当前的数据写入速度时，启动所述闪存芯片封装体内的加热芯片以对所述闪存芯片进行修复。一种闪存存储系统,包括 多个闪存芯片封装体，每一闪存芯片封装体内设有闪存芯片和加热芯片，且每一闪存芯片具有多个存储单元； 控制器，耦接至所述多个闪存芯片封装体以在编程/擦除闪存芯片的存储单元之后检测所述存储单元的噪音容限，并且当所述闪存芯片的存储单元的噪音容限过差以致无法保证当前的数据写入速度时，启动所述闪存芯片封装体内的加热芯片以对闪存芯片进行修复。本专利技术实施例提供的一种提闻闪存芯片与入速度的方法、闪存存储系统及其控制器通过实时检测闪存芯片的存储单元的噪声容限，并根据检测结果启动闪存芯片封装内的加热芯片以改善闪存芯片的噪音容限，从而保证闪存芯片当前的数据写入速度。因此，有效地利用闪存芯片存储单元的自恢复特性提高数据写操作速度，并且本专利技术实施例的实现与现有固态存储系统设计直接兼容，实现过程简单易行。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是本专利技术实施例I中一种闪存存储系统的组成框 图2是本专利技术实施例I中闪存芯片封装体的组成框 图3a 3b是现有技术与利用本专利技术实施例I中的闪存存储系统实现的效果比较示意 图4是本专利技术实施例2中一种闪存存储系统的组成框 图5是本专利技术实施例3中一种控制器的组成框 图6是本专利技术实施例4中一种控制器的组成框 图7是本专利技术实施例5中一种提高闪存芯片写入速度的方法流程 图8是本专利技术实施例6中一种提高闪存芯片写入速度的方法流程具体实施例方式 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。实施例I 本专利技术实施例提供一种闪存存储系统，如图I所示，闪存存储系统100包括控制器110和闪存120，通常闪存存储系统100会与主机140 —起使用，并通过通信接口 130连接，以使主机140可将数据写入至存储系统100或从存储系统100中读取数据。在本实施例中，主机140可以是计算机、数字相机、摄影机、通信本文档来自技高网...

【技术保护点】
一种提高闪存芯片写入速度的方法，其中每一闪存芯片封装体内设有闪存芯片和加热芯片，且每一闪存芯片具有多个存储单元，其特征在于，该方法包括步骤：在编程/擦除闪存芯片的存储单元之后检测所述存储单元的噪音容限；当所述闪存芯片的存储单元的噪音容限过差以致无法保证当前的数据写入速度时，启动所述闪存芯片封装体内的加热芯片以对所述闪存芯片进行修复。

【技术特征摘要】

【专利技术属性】
技术研发人员：张彤，邹粤林，
申请(专利权)人：邹粤林，
类型：发明
国别省市：