降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器技术方案

本发明专利技术公开了一种降低闪存芯片内部数据互相串扰的方法，其中每一闪存芯片具有多个存储块，每个存储块包括多个存储单元，该方法包括步骤：A.在对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限；B.根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间。本发明专利技术还公开了一种闪存存储系统及其控制器。采用本发明专利技术实施例，能够有效利用闪存信息存储单元本身电气特性来动态调整闪存芯片运行参数，达到减少相邻存储单元之间串扰的目的，且实现过程简单、易行。

【技术实现步骤摘要】

本专利技术涉及通信
，尤其涉及一种降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器。
技术介绍
作为唯一主流的固态非挥发数据储存技术，闪存已经成为了全球半导体产业体系中发展最为迅速的一环。2010年市场研究报告显示，闪存产品的市场已突破200亿美元。基于闪存芯片的固态数据存储系统主要包含一个固态存储系统控制器和一个以上闪存芯片。闪存芯片的基本信息存储单元是浮栅金属氧化物半导体晶体管(Floating-GateTransistor)。浮栅金属氧化物半导体晶体管的阈值电压可以通过注射一定数量的电子进 入浮栅而改变。因此，通过对浮栅内电子数目的精确控制，每个存储单元，即浮栅金属氧化物半导体晶体管，可储存多个比特信息。精确控制浮栅内电子数目的过程通常被称为编程。在每一个存储单元可以被编程之前，其浮栅内的所有电子必须被移走，从而使得其阈值电压被置为最低，这个过程被称为擦除。在对信息存储单元编程的过程中，业界使用一种渐进式的“编程一校验一再编程”的方法以实现对浮栅内电子数目的精确控制。重复的“编程/擦除”(program/erase)的操作会逐渐在浮栅金属氧化物半导体晶体管内引入越来越多的电子陷阱(traps)，以导致越来越低的浮栅金属氧化物半导体晶体管的噪音容限，从而使得闪存芯片只有一定的“编程/擦除”次数限度。闪存芯片数据读写操作以页面(page)作为基本单位，每一页面内所包含的用户数据通常为4096字节(byte)、8192字节、或16384字节。一定数量(如256、512)的存储页面组成一个存储块，闪存芯片由大量同等大小的存储块以及必须的外围辅助电路构成。数据擦除操作必须以存储块为单位。在对一个页面内所有信息存储单元进行编程时，会对其紧相邻的页面所存储的信息带来干扰，带来相邻页面的数据存储稳定性的下降。这主要是由于相邻信息存储单元之间的寄生电容所引起的串扰(cel 1-to-celI interference)。随着闪存制造工艺的不断提高，相邻信息存储单元之间会越来越近，直接导致相邻信息存储单元之间的寄生电容及其所引发的相邻信息存储单元之间的串扰会越来越大，这会严重影响闪存芯片数据存储的稳定性。所以，在现有实现中，为了实现对相邻信息存储单元之间串扰的足够的容忍性，闪存芯片必须降低数据写入速度，或者使用更加复杂的纠错码。。可见，减少相邻信息存储单元之间的串扰提高闪存芯片数据写入速度具有一定的意义，尤其在当前如何提升闪存写入数据的速度是本领域技术人员所致力的目标，能够有效的提闻闪存芯片数据与入速度，从而提闻整个存储系统的运行速度意义重大。在现有技术中，通过将用户数据不连续写入页面的方式来减少闪存芯片的相邻信息存储单元之间的串扰，例如，申请号为20091014313.6的中国申请专利公开了一种闪速存储设备的编程方法，其中通过对包括偶数页和奇数页的存储单元的奇数页进行预先编程来把阈值电压提高一定电平，并且随后执行偶数页编程操作和奇数页编程操作，使得可以防止由于单元间干扰效应所导致的不统一的阈值电压分布。虽然所公开的方法在一定程度能够防止由于单元间干扰效应所导致的不统一的阈值电压分布，但是仅仅通过区分奇偶数页来写入数据，容易造成存储空间的浪费，而且该方法涉及到对电压的判断和验证都是难以控制和操作的。另外，申请号为US2007，0849, 992的美国申请专利的说明书中公开了一种减少编程期间的干扰冲击的方法，其减少来自邻居的上举的干扰影响，包括在第一时间，对非易失性存储元件的第一群组进行编程；在不同于第一时间的第二时间，对非非易失性存储元件的第二群组进行编程；以及一起验证所述非易失性存储元件的第一群组和所述非非易失性存储元件的第二群组。该方法能够有效减少编程期间相邻存储器单元之间的干扰冲击，但该方法实现过程比较复杂，要改变现有闪存存储系统的编程/擦除程序而实现，不利于普及使用
技术实现思路
本专利技术的实施例提供一种降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器，能够有效地利用闪存信息存储单元本身电气特性来达到减少相邻信息存储单元之间串扰的目的，且实现过程简单、易行。为达到上述目的，本专利技术的实施例采用如下技术方案 一种降低闪存芯片内部数据互相串扰的方法，其中每一闪存芯片具有多个存储块，每个存储块包括多个存储单元，该方法包括步骤 A、在对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限； B、根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间。一种控制器，包括 微处理单元； 闪存接口，耦接至所述微处理单元以及多个闪存芯片，其中每一闪存芯片具有多个存储块，每个存储块包括多个存储单元； 闪存管理模块，耦接至所述微处理单元以通过微处理单元对所述多个闪存芯片执行闪存处理程序，包括在对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限；以及根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间。一种闪存存储系统,包括 多个闪存芯片，每一闪存芯片具有多个存储块，每个存储块包括多个存储单元； 控制器，耦接至所述多个闪存芯片以在对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限；以及根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间。本专利技术实施例提供的一种降低闪存芯片内部数据互相串扰的方法、闪存存储系统及其控制器通过对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限；根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间，从而通过减少擦除操作的时间而直接降低接下来的编程过程中所产生的存储单元之间的串扰。因此，有效地利用闪存芯片存储单元的利用闪存信息存储单元本身电气特性来动态调整闪存芯片运行参数，达到减少相邻存储单元之间串扰的目的，并且本专利技术的设计与现有固态存储系统设计直接兼容，实现过程简单易行。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提 下，还可以根据这些附图获得其他的附图。图I是本专利技术实施例I中一种闪存存储系统的组成框 图2是本专利技术实施例I中闪存芯片的组成框 图3是不同擦除状态阈值电压所对应的不同串扰强度以及噪音容限的示意 图4是擦除操作过程存储单元的阈值电压变化的示意 图5是本专利技术实施例2中一种控制器的组成框 图6是本专利技术实施例3中一种降低闪存芯片内部数据互相串扰的方法流程 图7是本专利技术实施例4中另一种降低闪存芯片内部数据互相串扰的方法流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整本文档来自技高网...

【技术保护点】
一种降低闪存芯片内部数据互相串扰的方法，其中每一闪存芯片具有多个存储块，每个存储块包括多个存储单元，其特征在于，该方法包括步骤：A、在对任一存储块进行擦除操作前，检测所述存储块内所有存储单元的老化程度及相应的最差情况下的噪音容限；B、根据所使用的纠错码的纠错强度，将对所述存储块进行擦除操作的时间控制在能够满足所述存储块的最差情况下的噪音容限的最短擦除操作时间。

【技术特征摘要】

【专利技术属性】
技术研发人员：张彤，邹粤林，
申请(专利权)人：邹粤林，
类型：发明
国别省市：