闪存存储装置中闪存控制器与闪存芯片之间的连接方法制造方法及图纸

本发明专利技术公开了一种闪存存储装置中闪存控制器与闪存芯片之间的连接方法，该方法包括闪存控制器的控制总线和数据总线（４１０）均分成Ｎ等份并与闪存芯片连接；命令进入数据重复与复用逻辑单元（５１４）时，数据重复与复用逻辑单元（５１４）会将命令复制为Ｎ等份然后通过控制分线（４１１）分别传输给芯片（４０２）；存储数据进入数据传输逻辑单元（６５４）时被均分成Ｎ等份数据；通过数据分线（４２０）分别写入闪存芯片（４０２），当闪存控制器（４０１）接受读取命令时，也按类似步骤处理；闪存芯片（４０２）的状态信息通过数据分线（４２０）传输到闪存控制器（４０１）。本发明专利技术可以提高存储容量、降低成本和减少体积。

【技术实现步骤摘要】

本专利技术涉及半导体存储领域，更具体的来讲，涉及闪存存储装置中闪存控制器与闪存芯片之间的连接方式。
技术介绍
闪存因为其具有高密度、大容量、较低的读写操作耗时，非易失性等特点而越来越 广的被用于各种领域；和机械磁盘相比，使用闪存固态盘的一个主要好处在于它本身的优 越的抗震动性，另一个主要好处在于它的显著改善的系统性能，主要表现在更快的随机存 取速度(每秒10兆字节)，同时它只需更低的耗电量，并可应用在更大的操作温度范围。但 是，闪存芯片自身存在的一些缺陷限制了这类存储器的应用。其一，由于闪存芯片单片密度 (通常只有几千个兆字节)还是远远小于机械磁盘(通常几十万个兆字节)，所以大容量的 闪存盘必须由很多闪存芯片(闪存阵列)组成，才可以用来作为主要数据存储器，以替代机 械磁盘。 尽管现有闪存盘的存取速度已经比机械磁盘快了很多，但单片闪存芯片或单个内 部总线的读写速度大约受限于每秒25兆字节，同存储媒体的接口技术(光纤接口每秒200 至400兆字节，串行ATA接口每秒150至300兆字节，串行SCSI接口每秒300至600兆字 节)相比，还相差甚远。另外，在写闪存芯片之前，闪存芯片必须被擦除并确认其成功的擦 除，写闪存芯片相对比较慢，这也会显著的降低系统的性能。 —般闪存存储装置中有大量的闪存芯片，众多的闪存芯片排成数行数列，构成大容量闪存阵列。从宏观上看，所有闪存芯片是同时并行读写的，不同的闪存控制器的确是同 时并行读写的，然而，对特定的一个闪存控制器，如果我们来观察其内部总线，所有的数据传输在内部总线上是串行的，数据先被传输到第一行闪存芯片，然后数据再被传输到第二行闪存芯片，以此类推。闪存列的数据传输速度受限于这个共享的内部总线。 申请号为200710073655. 1、200710074355. 5的专利申请提供了类似的闪存控制器及闪存阵列管理办法，但这些专利申请从本质上讲其闪存列的数据传输是在共享的列内部总线上串行的。 闪存芯片厂家通常生产8位或16位的闪存芯片，为了能够支持不同位数和不同厂 家的闪存芯片，闪存控制器也通常被制造成8位数据线宽闪存控制器(以下简称"8位闪存 控制器")或16位数据线宽闪存控制器(以下简称"16位闪存控制器")。这两种闪存控制 器相比而言，16位闪存控制器的体积大概是8位闪存控制器的1. 5倍，其价格也大概是8位 闪存控制器的1.5倍。 —般闪存存储装置中都是16位闪存控制器接16位闪存芯片，8位闪存控制器接8 位闪存芯片。对采用上述两种不同连接方式生产的同等容量闪存存储装置进行比较，可知 16位的闪存存储装置读写性能较好，但是闪存控制器的成本较高，体积较大；8位的闪存存 储装置虽然闪存控制器体积较小、低成本，但是读写速度却受到限制。
技术实现思路
本专利技术所要解决的技术问题在于，提供一种闪存存储装置中闪存控制器与闪存芯 片之间的连接方法，能够增加闪存存储装置的容量，縮小闪存存储装置的体积，并进一步降 低成本。 为达到上述目的，本专利技术采用以下技术方案来实现 —般闪存存储装置包括通过内部总线连接的微处理器、主机接口、内部缓存、 (N*W)位(N为大于2的自然数，W为自然数)数据总线的闪存控制器组成的阵列、W位数据 总线的闪存芯片构成的闪存存储单元阵列，闪存存储单元阵列被分成数行数列，每个闪存 控制器对应一列闪存存储单元，一列内所有闪存芯片共享一个内部总线，闪存控制器含有 一个数据重复与复用单元和一个数据传输逻辑单元。用N个闪存芯片组成一个闪存存储单 元；闪存控制器的控制总线与所有闪存存储单元内的闪存芯片连接；控制总线具有以下两 个功能其一是告诉芯片，闪存控制器传输的是数据还是命令，同时给闪存芯片提供读写脉 冲；将闪存控制器的数据命令总线均分为N等份，并和与之对应的闪存存储单元的N个闪存 芯片分别连接；当闪存控制器接受写入命令时，命令经过DMA控制器、ECC，进入数据重复与 复用逻辑单元，数据重复与复用逻辑单元将命令复制为N等份；将N等份的写入命令通过数 据命令总线的N个端口分别传输给闪存存储单元的各个芯片；闪存芯片接受到命令后，存 储数据经过DMA控制器、ECC，进入数据传输逻辑单元，数据传输逻辑单元将N*W位的存储数 据均分成N等份数据；N等份的存储数据从数据传输逻辑单元输出，通过数据分线分别同时 写入各个芯片；当闪存控制器接受读取命令时，命令经过DMA控制器、ECC，进入数据重复与 复用逻辑单元，数据重复与复用逻辑单元将命令复制为N等份；N等份的读取命令通过数据 命令总线的N个端口分别传输给闪存存储单元的各个芯片；闪存芯片接受到命令后，闪存 存储单元的各个芯片通过数据分线向数据传输逻辑单元传输N份W位的存储M，数据传 输逻辑单元将N份W位的存储M还原为N*W位的数据，然后传输给ECC、 DMA控制器。闪 存存储单元的各个闪存芯片的具体状态信息可以通过数据分线传输到闪存控制器。 作为本专利技术的一种优选方案，闪存存储单元的各个闪存芯片的具体状态信息也可 以通过就绪信号送到闪存控制器。 作为本专利技术的一种优选方案，数据命令总线是复用的一根线，也可以不复用。 作为本专利技术的一种优选方案，各个闪存芯片的控制总线是共享的。 作为本专利技术的一种优选方案，该技术方案可运用于16位数据线宽的闪存控制器 控制8位数据线宽的闪存存储单元阵列。该闪存存储装置，包括一个微处理器、一个或多个 主机接口、内部高速缓存、多个16位数据线宽的闪存控制器和8位数据线宽的闪存芯片阵 列。闪存存储装置通过主机接口接收到主机应用程序发来的操作命令，然后接口把命令传 给接口控制器，由接口控制器中的嵌入式软件以及微控制器把主机命令解析成底层的操作 命令，然后发给闪存控制器，最后闪存控制器把命令解析成闪存控制信号，来控制闪存阵列 的操作。闪存阵列被分成数行数列，不同的闪存控制器用来控制不同的闪存列，而每个闪存 控制器用一个共享的内部总线，通过芯片片选来控制这列之内的所有闪存芯片。每行每列 上的闪存存储单元由两个8位数据线宽的闪存芯片组成芯片402和芯片403。这种新颖 的闪存芯片连接方式，利用一个16位数据线宽的闪存控制器连接两个8位数据线宽的闪存 芯片，可以使闪存盘的容量增加、体积减小、成本降低。闪存控制器的控制总线一般是四根，需要同时连接到二片闪存芯片上，这样，二片闪存芯片将会同时接受到闪存命令、闪存命令 地址、读写脉冲，闪存控制器可以同时读取二片闪存芯片的就绪信号，以确定闪存芯片的状 态。闪存控制器将闪存命令同时送到二片闪存芯片上，等到二片闪存芯片都完成命令，就可 以继续下一步操作。从闪存控制器里传输出来的16比特数据都被分成奇和偶的字节。偶 数的字节被连到闪存芯片402，而奇字节则被连到闪存芯片403。这样，闪存控制器的16位 数据总线就被充分利用了。 作为本专利技术的一种优选方案，闪存芯片的状态信息通过数据总线读取后，可以经 过数据重复与复用单元的处理成为一组数据由主机读取，也可以不处理直接分成两部分由 主机读取。 作为本专利技术的一种优选方案，闪存控制器的数据命令总线可以和闪存芯片错位连 接，即无需按照顺序依次连接。 对于给定的16位数据线宽的闪存控制器，本专利技术可以连接两片8位数据线宽的闪 存芯片，从而本文档来自技高网...

【技术保护点】
一种闪存存储装置中闪存控制器与闪存芯片之间的连接方法，所述闪存存储装置包括通过内部总线连接的至少一个微处理器、至少一个主机接口、至少一个内部缓存、（Ｎ＊Ｗ）位（Ｎ为大于２的自然数，Ｗ为自然数）数据线宽的闪存控制器组成的阵列、Ｗ位数据线宽的闪存芯片构成的闪存存储单元阵列，所述的闪存存储单元阵列被分成数行数列，每个闪存控制器对应一列闪存存储单元，所述闪存控制器含有一个数据重复与复用单元和一个数据传输逻辑单元，所述方法包括以下步骤：ａ．用Ｎ个闪存芯片（４０２）组成一个闪存存储单元（４０２和４０３）；ｂ．闪存控制器的控制总线（４１０）与所有闪存存储单元内的闪存芯片（４０２）连接；ｃ．将闪存控制器的数据命令总线均分为Ｎ等份（４２０），并和与之对应的闪存存储单元的Ｎ个闪存芯片（４０２）分别连接；ｄ．当闪存控制器（４０１）接受写入命令时，写入命令进入数据重复与复用逻辑单元（５１４），数据重复与复用逻辑单元（５１４）将命令复制为Ｎ等份；ｅ．Ｎ等份的写入命令通过数据命令总线（４２０）分别传输给闪存存储单元的各个芯片（４０２）；ｆ．闪存芯片（４０２）接受到命令后，存储数据进入数据传输逻辑单元（６５４）时，数据传输逻辑单元（６５４）将Ｎ＊Ｗ位的数据均分成Ｎ等份数据；ｇ．被分成Ｎ等份的存储数据从数据传输逻辑单元（６５４）输出，通过数据命令总线（４２０）分别同时写入闪存芯片（４０２），闪存芯片的状态信息通过数据命令总线（４２０）传输给闪存控制器；ｈ．当闪存控制器（４０１）接受读取命令时，读取命令进入数据重复与复用逻辑单元（５１４），数据重复与复用逻辑单元（５１４）将命令复制为Ｎ等份；ｉ．Ｎ等份的读取命令通过数据命令总线（４２０）分别传输给闪存存储单元的各个芯片（４０２）；ｊ．闪存芯片（４０２）接受到命令后，通过数据命令总线（４２０）向数据传输逻辑单元（６５４）传输Ｎ份Ｗ位的数据，数据传输逻辑单元（６５４）将Ｎ份Ｗ位的数据还原为Ｎ＊Ｗ位的数据，然后传输给ＥＣＣ、ＤＭＡ控制器；ｋ．闪存芯片（４０２）的状态信息通过数据命令总线（４２０）传输到闪存控制器（４０１）。...

【技术特征摘要】

【专利技术属性】
技术研发人员：庄志青，黄明，
申请(专利权)人：苏州亮智科技有限公司，
类型：发明
国别省市：32[中国|江苏]