本发明专利技术提供一种数据写入方法、闪存控制器与闪存储存装置。首先，自主机系统接收数据。接着，将此数据分割为至少一码框。之后，产生与上述码框对应的错误校正码，以将上述码框与其所对应的错误校正码形成至少一错误校正码框。然后，将错误校正码框分割为多个码框片段。最后，将这些码框片段以非依序排列顺序写入至闪存芯片中。
【技术实现步骤摘要】
本专利技术涉及一种用于闪存的数据写入方法，且特别涉及一种将数据均勻写入至闪 存中的数据写入方法以及使用此方法的闪存控制器与闪存储存装置。
技术介绍
数码相机、手机与MP3在这几年来的成长十分迅速，使得消费者对数字内容的储 存需求也急速增加。由于闪存(Flash Memory)具有数据非易失性、省电、体积小与无机械结 构等的特性，适合使用者随身携带作为数字文件传递与交换的储存媒体。固态硬盘(Solid State Drive, SSD)就是以闪存作为储存媒体的一个例子，并且已广泛使用于计算机主机系 统中作为主硬盘。一般闪存包括多个实体区块，每一个实体区块包括了多个页面，而页面为写入数 据或读取数据的最小单元。每一页面通常包括使用者数据区与冗余区。使用者数据区用 以储存使用者的数据，而冗余区用以储存系统的数据(例如，错误校正码(Error Checking and Correcting Code，ECC Code))0而高密度的闪存会因不均勻的制程，使得闪存中不同的区域产生不同的可靠度。 随着闪存的使用时间、读写次数增加，错误数据的数量也会随着增加。当一个错误校正码储 存于较低可靠度的区域时，就会较早发生不可恢复数据的情况，使得包含这区域的最小管 理单位的存储器不能再被使用。而随着存储器容量越来越大，最小管理单位的存储器空间 也越来越大。然而，一个错误校正码所占的空间可能仅占最小管理单位存储器的千分之一， 当其中一个错误校正码不可恢复时，此最小管理单位面积的存储器空间便无法再使用，如 此将会舍弃千分之九百九十九还可使用的存储器空间。
技术实现思路
本专利技术提供一种数据写入方法、闪存控制器与闪存储存装置，其能够将数据平均 写入在闪存芯片中，藉以增加闪存芯片的可使用时间。本专利技术提出一种闪存储存装置，用于储存来自于主机系统的数据。闪存储存装置 包括连接器、闪存芯片以及闪存控制器。其中，连接器电性连接至主机系统，以自主机系统 接收数据。闪存控制器电性连接至闪存与连接器，其用来将数据分割为至少一码框，并产 生与上述码框对应的错误校正码，以将上述码框与其所对应的错误校正码形成错误校正码 框，再将上述错误校正码框分割为多个码框片段，之后将这些码框片段以非依序排列顺序 排列后写入至闪存芯片中。本专利技术提出一种闪存控制器，用以将来自于主机系统的数据写入至闪存芯片中。 其中，闪存控制器包括微处理器单元、闪存接口单元、主机接口单元、错误校正单元以及存 储器管理单元。闪存接口单元电性连接至微处理器单元，并且电性连接至闪存芯片。主机 接口单元电性连接至微处理器单元，并且电性连接至主机系统，用来接收来自主机系统的 数据。存储器管理单元电性连接至微处理器单元，用来将数据写入至闪存芯片中。错误校正单元电性连接至微处理器单元，用来对数据产生错误校正码。其中，存储器管理单元将数 据分割为至少一码框，再通过错误校正单元产生与上述码框对应的错误校正码，存储器管 理单元将上述码框与其所对应的错误校正码形成错误校正码框。而存储器管理单元将上述 错误校正码框分割为多个码框片段，并且将这些码框片段以非依序排列顺序排列后写入至 闪存芯片中。本专利技术提出一种数据写入方法，用于将来自于主机系统的数据写入至闪存芯片 中。首先，自主机系统接收数据。接着，将数据分割为至少一码框。之后，产生与上述码框对 应的错误校正码，以将上述码框与其所对应的错误校正码形成为至少一错误校正码框。然 后，将上述错误校正码框分割为多个码框片段。最后，将这些码框片段以一非依序排列顺序 写入至闪存芯片中。基于上述，本专利技术能够将每一笔错误校正码框的码框片段均勻地写入在不同的区 域中，以避免将同一个错误校正码框的码框片段写入于相邻的位置，藉以预防一个错误校 正码框完全没有恢复的机会。如此一来便能够使得在非均勻制程之下所制成的闪存装置所 造成的影响，进而增加闪存装置的可使用时间。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式 作详细说明如下。附图说明图IA是本专利技术实施例所示使用闪存储存装置的主机系统的方块图；图IB是本专利技术实施例所示的计算机、输入/输出装置与闪存储存装置的示意图；图IC是本专利技术另一实施例所示的主机系统与闪存储存装置的示意图；图2是本专利技术实施例所示的闪存储存装置的方块图；图3是本专利技术另一实施例所示的闪存控制器的概要方块图；图4是本专利技术实施例所示的数据写入方法的流程图；图5是本专利技术实施例所示的错误校正码框分割示意图；图6是本专利技术实施例所示的错误校正码框与字符线的示意图；图7是本专利技术实施例所示的字符线区域的错误位数的示意图；图8是本专利技术实施例所示的字符线区域的排列顺序表的示意图；图9是本专利技术另一实施例所示的字符线区域的错误位数的示意图；图10是本专利技术另一实施例所示的排列顺序表的示意图；图11是本专利技术又一实施例所示的排列顺序表的示意图。附图标记说明1000 主机系统；1100:计算机；1102:微处理器；1104 随机存取存储器；1106 输入/输出装置；1108:系统总线；1110:数据传输接口 ；1202:鼠标；1204 键盘；1206 显示器；1208 打印机；1212 优盘；1214 记忆卡；1216:固态硬盘；1310 数码相机；1312 =SD 卡；1314:MMC 卡；1316:CF 卡;1318 记忆棒；I32O:嵌入式 MMC;100 闪存储存装置；203 连接器；205 闪存控制器；207 闪存芯片；209 微处理器单元；211:主机接口单元；213:存储器管理单元；215 闪存接口单元；217 缓冲存储器；219 错误校正单元；223 错误位数统计单元；501 516、601、603、605 错误校正码框；S405 S425 本专利技术实施例的数据写入方法各步骤。具体实施例方式闪存控制器使用错误校正码技术保护储存在闪存芯片中的数据。然而，高密度的 闪存芯片会因不均勻的制程而产生可靠度不同的区域。由于可靠度较低的区域容易产生较 多的错误位数，其将导致此区域无法复原，因此当数据储存于较低可靠度的区域时，便会较 早发生不可恢复数据的情况。据此，本专利技术提供一个用于闪存的数据写入方法及其控制器 与储存装置，来降低非均勻制程所造成的影响，进而增加闪存的可使用时间。图IA是本专利技术实施例所示的使用闪存储存装置的主机系统的方块图。图IB是本 专利技术实施例所示的计算机、输入/输出装置与闪存储存装置的示意图。图IC是本专利技术另一 实施例所示的主机系统与闪存储存装置的示意图。请参照图1A，主机系统1000 —般包括计算机1100与输入/输出(input/output， I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory, RAM) 1104、系统总线1108以及数据传输接口 1110。输入/输出装置1106包括如图IB的鼠标1202、键盘1204、显示器1206与打印机1208。必须了解的是，图IB所示的装置非限制输 入/输出装置1106，输入/输出装置1106还可以包括其他装置。在本专利技术实施例中闪存储存装置100是透过数据传输接口 1110与主机系统1000 的其他元件电性连接。通过微处理器1102、随机本文档来自技高网...
【技术保护点】
１．一种数据写入方法，用于将来自于主机系统的数据写入至闪存芯片中，其特征在于，该数据写入方法包括：自该主机系统接收数据；分割该数据为至少一码框；产生与该至少一码框对应的错误校正码，以将该至少一码框与其所对应的错误校正码形成至少一错误校正码框；将该至少一错误校正码框分割为多个码框片段；以及将所述码框片段以非依序排列顺序排列后写入至该闪存芯片中。
【技术特征摘要】
【专利技术属性】
技术研发人员：曾建富，刘育宏，梁立群，叶志刚，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。