闪存的写入电路与其写入方法技术

一种闪存的写入电路与写入方法，本发明专利技术利用固定电流来进行闪存的写入，以调整闪存的门槛电压。当写入电路对闪存进行写入时，本发明专利技术利用闪存的漏极电压变化，来判断闪存的门槛电压是否达到所期望的电压值。因此，本发明专利技术可准确的调整写入后的门槛电压，并缩短写入时间。

【技术实现步骤摘要】

本专利技术是关于一种闪存(flash memory)的写入 电路，且特别是关于 一 种具有浮动栅(floating gate) 的闪存的写入电路与写入方法。
技术介绍
闪存具有轻巧且不挥发的特性，因此在行动装置 中的应用相当广泛，例如手机、MP 3随身听、数字相 机等的储存装置。而目前闪存中应用最广的存储元件 主要为浮栅存储器(floating gate memory),其结构 类似于具有浮动栅极的金氧半场效晶体管(metal oxide semiconductor transistor, MOS)。在传统技术中，浮栅存储器的写入方法通常在其 控制栅极(control gate)与漏极(drain)之间设定 一高电压差(high voltage potential), 使电子被捕 陷(trap )于浮动栅之中。浮栅存储器的门槛电压 (threshold voltage)则会随着浮动栅所补陷的电子数量而改变。因此，浮栅存储器的写入方式主要有两 种，其中 一 种为固定漏极的电压，改变控制栅极control gate) 的电压来造成所需的电压差，伊J如美国专利第6 1 1 1 7 9 1号所揭露的写入方法然而，字元线(word line)的电阻-电容延迟时间RCdelaytime )通常较大，因此，需要较多的时间进行写入的动作，无法达到快速写入的效果而另 一 种则固定控制栅极的电压，改变漏极的电压来造成所需的电压差，并利用其电流变化来判断门*妝 恤电压的改变程度。例如美国专利第US 6937518B1号所揭露的写入方法。然而，此种方法需要逐步 改变漏极的电压并监控其电流，需要充电泵提供稳定 的电压变化以及电流侦测电路，其电路实现难度较高，所需的心片面积亦可能较大。且利用电流骤降的时间来判断写入的状态完成与否，其写入后的组件特定会有较大的差异写入后的门槛电压较不易控制使读出的正确性下降
技术实现思路
本专利技术的巨的其中之 一 是提供一种闪存的写入电路利用固定电流进行闪存的写入动作可降低电路设计的复杂度与成本，并缩短写入时间0本专利技术的目的其中之一是在提供一种闪存的写入 方法，以固定电流与固定栅极电压来进行闪存的写入动作，因此，可降低对外部充电泵(charge pump)的 规格要求，并使写入后的门槛电压有较佳的集中度。为达成上述与其它百的，本专利技术提出 一 种闪存的写入电路，适用于进行存储元件的写入动作此写入电路包括写入单元与侦测单元。写入单元用以输出一写入电流与一参考电压，侦测单元则耦接于写入单元与存储元件之间，用以导通写入电流至存储元件以进行写入动作，并侦测存储元件的写入电压。此写入电压在本专利技术一实施例中即为闪存1的漏极电压t其中，在进行存储元件的写入时，存储元件的控制上山 顺接收定值的字元线电压，写入单元经由侦测单元输出定值的写入电流至存储元件，以调整存储元件的门恤电压。当存储元件的写入电压对应于一参考电压时，则侦测单元停止导通该写入电流至存储元1为达成上述与其它目的，本专利技术提出 一 种闪存的写入电路，适用于进行存储器阵列的写入动作可依序写入多个存储元件此写入电路包括写入单元、侦测单元以及多个开关，这些开关耦接于侦测单元与存储元件之间，用以选择所欲写入的存储元件例如第—存储元件与第一存储元件)。12其中，在进行第—存储元件的写入时，第—存储元件的字元线电压为定值，写入单元经由侦测单元输出定值的写入电流至第一存储元件以调整第存储元件的门卡IR 1皿电压当第一存储元件的写入电压对应于参考电压时，则该侦测单元停止导通写入电流至第存储元件同样地，若欲进行第二存储元件的写入时则可利用开关，将写入电流导通至第一存储元件并根据第存储元件所输出的写入电压在本专利技术另实施例中，可为存储元件的漏极电压)，决定第—存储元件的门1皿电压是否已经达到所期望的电压值(为达成上述与它目的，本专利技术提出种闪存的写入方法，包括下列步骤首先，提供定值的字元线电压至一存储元件的控制顺以及，输出写入电流至第存储元件的写入丄山 顺，以调整存储元件的门滥电压写入电流为定值侦测存储元件的写入上山 顺所输出的写入电压以及当写入电压对应于参考电压时停止输出写入电流至存储元件本专利技术利用固定电流与固定栅极电压来进行闪存的写入动作，并经由闪存的漏极电压，判断门《皿电压的变化。因此，本专利技术可准确的调整写入后的门恤电压，并降低写入电路的设计复杂度以及对外部充电泵的规格需求。另外， 本专利技术在单次的写入动作中，便可将f．]槛电压调整至所需的电压值， 可大幅缩短写入时间。附图说明为让本专利技术的上述和其它目的、特征和优点能更明显易懂， 下文特举本专利技术的较佳实施例， 并配合附图， 作详细说明如下， 其中 图l为根据本专利技术一实施例的闪存的写入电路的 图2为根据本专利技术另一实施例的闪存的-'-'a入电路的电路图。 图3为根据本专利技术另一实施例的写入电流与存储元件特性的波形图。 图4为根据本专利技术另一实施例的信号仿真的波形图。图5为根据本专利技术另一实施例的闪存的-'a入方法的流稗图。具体实施方式 图1为根据本专利技术一实施例的闪存的写入电路的电路图。写入电路1 o0包括写入单元1 1 Q与侦单元1 2 0 ，写入单元1 0 0则用来对存储单元130中的存储元件FM进行写入动作。在本实施例中，存储元件FM为浮栅存储器，也就是闪存中的 一 种。存储元件FM的控制栅极耦接于一字元线 (word line),元线可在存储元件FM的控制端(控制栅极)上施加元线电压V。写入电路1 0 0耦接至存储元件FM的写入端(漏 极)，而存储元件FM的源极则耦接于接地端GND 。当进 行存储元件FM的写入动作时，字元线会输出 一 定值的 字元线电压至存储元件FM的控制栅极，而写入电 路l 0 O会输出一定值的写入电流至存储元件FM。 此时，存储元件FM的漏极会根据写入电流I 与字元 线电压V、u输出写入电压V (也就是漏极电压)。换言之，存储元件FM的漏极与栅极之间会形成写入时所需的电压差。当存储元件FM因浮动栅极补陷电子而产生门1皿电压的变化时(门槛电压变大)，为维持所导通的电流等于写入电流In,，写入电压V 会随之增高。因此，写入电压V 与门槛电压具有相关性，写入电路1 00便由写入电压Vu的变化，推知存储元件FM的门槛电压，当写入电压v 达到预定值时，就表示完成存储元件FM的写入动作。本专利技术以存储元件FM的控制栅极电压、漏极电压以及导通电流来判断存储元件FM的门槛电压是否达到所需的预定值。因此，即使有制程变异因素存在，造成不同存储元件之间的特性差异，在利用本专利技术的技术手段兀成写入动作后，其门槛电压应较为相近。在单次的写入动作中，便可将门槛电压调整至所需的数值不需多次写入，可大幅縮短写入时间。同时，因为本专利技术仅需提供固定的写入电流与字元线电压即可达成写入动作，因此其电路架构实现成本较低，使用较简单的充电泵提供所需的电压即可完成写入动作。接下来，进一步说明写入电路1 0 0的电路架构，写入电路1 00所输出的写入电流IwK由写入单元1 10所提供，侦测单元12 0则负责侦测写入电压Vwli。写入单元1 10的主要架构本文档来自技高网...

【技术保护点】
一种闪存的写入电路，适用于进行一存储元件的写入动作，其特征在于，该写入电路包括：一写入单元，用以输出一写入电流与一参考电压；以及一侦测单元，耦接于该写入单元与该存储元件之间，用以导通该写入电流至该存储元件，并侦测该存储元件的一写入电压；其中，在进行该存储元件的写入时，该存储元件的控制端接收一字元线电压，该字元线电压为定值，该写入单元经由该侦测单元，输出定值的该写入电流至该存储元件，以调整该存储元件的门槛电压，该存储元件的写入端输出该写入电压，当该存储元件的该写入电压对应于该参考电压时，则该侦测单元停止导通该写入电流至该存储元件。

【技术特征摘要】
1.一种闪存的写入电路，适用于进行一存储元件的写入动作，其特征在于，该写入电路包括一写入单元，用以输出一写入电流与一参考电压；以及一侦测单元，耦接于该写入单元与该存储元件之间，用以导通该写入电流至该存储元件，并侦测该存储元件的一写入电压；其中，在进行该存储元件的写入时，该存储元件的控制端接收一字元线电压，该字元线电压为定值，该写入单元经由该侦测单元，输出定值的该写入电流至该存储元件，以调整该存储元件的门槛电压，该存储元件的写入端输出该写入电压，当该存储元件的该写入电压对应于该参考电压时，则该侦测单元停止导通该写入电流至该存储元件。2 .如权利要求1项所述的闪存的写入电路，其特 征在于，其中该写入单元包括一电流镜，用以输出该写入电流。3 .如权利要求2项所述的闪存的写入电路，其特征在于，其中该电流镜包括 —第一 P型晶体管，耦接于 一 工作电压与-'电流源之间以及第二 P型晶体管，耦接于该工作电压与该侦测单元之间，该第一 P型晶体管的栅极耦接于该第P型晶体管的栅极，该第一 P型晶体管的栅极亦耦接于该第—P型晶体管与该电流源的共享节点；其中，该第二 P型晶体管根据该电流源输出相对应的该写入电流，该第一 P型晶体管与该电流源的共享节点、输出该参考电压。4.如权利要求3项所述的闪存的写入电路其:特征在于，其中该侦测单元包括一第一 N型晶体管，该第一 N型晶体管与 一 第二.N型曰 曰曰体管耦接于该第二 P型晶体管与该存储元件之1、E。，且该第一N型晶体管的栅极耦接于 一 箝制电压；以及一比较器，该比较器的 一 正输入端耦接于该第一.P型曰 曰曰体管与该电流源的共享节点，该比较器的 一 负输入耦接至该第一 N型晶体管与该第一 P型晶体管的共节点，并输出 一 控制电压至该第二 N型晶体管的栅极5 .如权利要求4项所述的闪存的写入电路，其特征在于，其中在进行该存储元件的写入时，该箝制电压致能。6 .如权利要求1项所述的闪存的写入电路，其特 征在于，其中该侦测单元包括一第一 N型晶体管，该第一 N型晶体管的 一 端耦 接于该写入单元，该第一 N型晶体管与该写入单元的 共享节点输出 一 比较电压，且该第一 N型晶体管的栅 极耦接于 一 箝制电压；一第二 N型晶体管，耦接于第一 N型晶体管与该 存储元件之间，以及一比较器，该比较器的 一 正输入端耦接于该参考 电压，该比较器的一负输入端耦接于该比较电压，该比较器的输出端耦接至该第二 N型晶体管的栅极；其中，该写入单元经由该第一 N型晶体管与该第 二 N型晶体管输出该写入电流至该存储单元，并使该 比较电压对应于该写入电压，该比较器根据该比较电 压与该参考电压，输出 一 控制电压至该第二 N型晶体 管，当该比较电压低于该参考电压时，该比较器关闭 该第二 N型晶体管。7 .如权利要求6项所述的闪存的写入电路，其特 征在于，其中在进行该存储元件的写入时，该箝制电 压致能。8 .如权利要求1项所述的闪存的写入电路，其特 征在于，其中该存储元件包括浮栅存储器，该浮栅存储器的漏极端耦接于该侦测单元，并输出该写入电压， 该浮栅存储器的源极端耦接至 一 接地端，该浮栅存储 器的控制栅极耦接于 一 字元线，并接收该字元线电压， 该浮栅存储器的漏极为该存储元件的写入端，该浮栅 存储器的控制栅极为该存储元件的控制端。9 . 一种闪存的写入电路，适用于进行 一 存储器阵列的写入动作，该存储器阵列包括多个存储元件，其特征在于，该写入电路包括一写入单元，用以输出一写入电流与--参考电压；侦测单元，耦接于该写入单元，用以导通该写入电流至该扭存储元件其中的一第一存储元件，并侦测该第一存储元件的一写入电压；以及多个开关華禺接于该侦测单元与该些存储元件之间，用以选择该第存储元件；其中，在进行该第一存储元件的写入时，该第一存储元件的—字元线电压为定值，该写入单元经由该侦测单元，输出定值的该写入电流至该第--存储元件，以调整该第存储元件的门槛电压，该第一存储元件的写入端输出该写入电压，当该第 一 存储元件的该写入电压对应于该参...

【专利技术属性】
技术研发人员：许哲豪，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]