多阶存储单元非易失性存储器的双重编程方法技术

本发明专利技术公开了一种用以双重编程电荷捕捉存储器的多位存储单元中多阶存储单元的方法。电荷捕捉存储器包括多个电荷捕捉存储单元。此双重编程方法以两阶段进行，一预先编程阶段及一后编程阶段，并且适用于电荷捕捉存储器的一字线（一字线中的一区段（ｓｅｇｍｅｎｔ）、一字线中的一页、一编程单元或一存储单元）。编程单元可通过不同种类或不同范围的输入数据加以定义，例如一个编程单元可定义为单一字线中的一部分（如一页、一群组或一区段）。其中每一个群组均选择用来与其它同一字线中的群组依序或平行地进行预先编程（ｐｒｅ－ｐｒｏｇｒａｍ）或预先编程验证（ｐｒｅ－ｐｒｏｇｒａｍ－ｖｅｒｉｆｙ）。

【技术实现步骤摘要】

本专利技术涉及一种电子数据储存装置，且特别是有关于一种非易失性半 导体存储装置以及编程电荷捕捉存储器的多位存储单元中多阶存储单元 的方法。
技术介绍
电子可擦除可编程的非易失性存储器技术广泛地应用于各样现代化 的应用中，其是以电荷储存结构为基础，常见的种类为电可擦除可编程只读存储器 (Electrically Erasable Programmable Read-Only-Memory ， EEPROM)以及闪存(flashmemory)。闪存中包括有以阵列方式设置的多 个存储单元，各个存储单元可单独地进行编程或擦除。闪存中具有放大传 感器(sense amplifier),用以决定储存于一非易失性存储器中的一个或多 个数据值。在一典型的感测策略中，利用一电流感应放大器将通过进行感 测中的存储单元的电流与一参考电流进行比较。EEPROM以及闪存中应用一些不同的存储单元结构，其中以电荷捕捉 介电层(charge trapping dielectric layer)为基础的存储单元结构，由于具 有制作工艺尺寸等级的弹性以及制作工艺的简易性，因此当集成电路的尺 寸逐渐縮小的同时，更可凸显出此种存储单元结构的优点。举例来说，以 电荷捕捉介电层为基础的存储单元结构包括业界一般称为SONOS及 PHINES的结构，此种类型的存储单元利用例如是氮化硅(siliconnitride) 的一电荷捕捉介电层来捕捉电荷，藉以储存数据。当带负电的电荷陷入电 荷捕捉介电层时，存储单元的阈值电压随之增加；而当电荷自电荷捕捉介 电层移去时，存储单元的阈值电压则随之降低。为了避免电荷损失，电荷捕捉存储装置一般具有相对较厚的底氧化层 (bottom oxide)，例如大于3纳米，典型的厚度大约介于5至9纳米之间。 存储单元的擦除动作可利用带对带隧穿引发热空穴注入(Band-To-BandTunneling induced Hot Hole injection, BTBTHH)取代直接隧穿法(direct tunneling)来进行。然而，热空穴注入会导致氧化层损伤，造成高临界存 储单元(high threshold cell)中电荷损失(charge loss)而低临界存储单元(low threshold cell)中电荷增益(charge gain)的现象。此外，更由于电 荷捕捉结构中电荷擦除难度的累积(hard-to-erase accumulation),存储单 元的擦除时间会随着编程及擦除操作循环次数增加而增加。此种累积现象 起因于空穴注入点以及电荷注入点并非完全相互符合，经过擦除脉冲(erase impulse)的后仍有部分电荷残留所致。再者，由于制作工艺中的 变异因素(如沟道长度变异)，使得电荷捕捉式快闪存储装置进行区段擦 除时，每个存储单元的擦除速率均不相同。此种擦除速率的差异会导致擦 除状态的阈值电压(Vt)的分布范围增加，使得一部分的存储单元变得难 以擦除，而另一部分的存储单元反而受到过度擦除。如此一来，经过多次 编程及擦除操作循环后，目标阈值电压窗即闭合，使得存储装置呈现出较 差的耐受性。随着技术进步使得尺寸等级不断縮小，更凸显出前述现象的 严重性。传统上，浮置栅极装置(floating gate device)是储存一位(bit)的电 荷于一导电浮置栅极中，而电荷捕捉存储单元的出现，提供快闪存储单元 储存两位数据于氧化物-氮化物-氧化物(Oxide-Nitride-Oxide， ONO)介电 层中的能力。在一典型的电荷捕捉存储单元结构中， 一氮化物层设置于一 上氧化物层及一下氧化物层之间，用以作为捕捉材料。在包含一氮化物层 的ONO结构中，电荷可储存于电荷捕捉存储单元的左侧或右侧。然左侧 与右侧位间的交互影响，亦即第二位效应(second bit effect),限制了编程 状态及擦除状态之间的阈值电压窗值。第二位效应因此影响了操作窗 (operation window)的大小，甚至可能进一步阻止了电荷捕捉存储单元中 储存位数的提升。有鉴于此，目前存在一种有关于编程多阶存储单元(multi-level cell) 的方法的需求，此方法可降低或消除一存储器阵列的一或多个存储单元在 较低阈值电压时的高边界偏移(boundary shift)现象。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种用以双重编程电荷捕捉存 储器的多位存储单元中多阶存储单元的方法。此电荷捕捉存储器包括多个 电荷捕捉存储单元。此双重编程方法是以两阶段进行， 一预先编程阶段及 一后编程阶段，并且应用于电荷捕捉存储器的一字线(一字线中的一区段、 一字线中的一页、 一编程单元或一存储单元)。编程单元可通过不同种类 或不同范围的输入数据加以定义，例如一编程单元可定义为单一字线中的 一部分(如一页、 一群组或一区段)。其中每一个群组均选择用来与其它同一字线中的群组依序或平行地进行预先编程(pre-program)或预先编程 验证(pre-program-verify)。在预先编程阶段期间，预先编程操作及预先编程验证操作应用于一选 定长度，如一字线或一页单元(pageimit)。其中页单元是编程至一低预先 编程电平，并具有一低预先编程验证电平。预先编程操作以及预先编程验 证操作在一电荷捕捉存储器中相邻的电荷捕捉点之间产生一位状态。电荷 捕捉存储器中每一电荷捕捉存储单元具有用以储存一个或多个位的一第 一电荷捕捉点以及一第二电荷捕捉点。在后编程阶段期间，后编程操作及后编程验证操作是应用于字线或页 单元，使得编程单元被编程至一最终(一预定)后编程电平以及一最终(或 一预定)后编程验证电平。在后编程阶段期间，通过相邻位状态的确认， 可有效地抑制不良的互补位效应(complementary bit effect)及阵列效应。根据本专利技术的第一实施例，预先编程操作及预先编程验证操作是以一 连续方式应用于一完整的字线。在一多位存储单元电荷捕捉存储器的多阶 存储单元中， 一电荷捕捉存储单元例如是包括四个位或四个电压电平，如 一零编程电压电平、 一第一临界电平、 一第二电压临界电平以及一第三电 压临界电平。 一第一电平预先编程以及一第一电平预先编程验证是应用于 此选定的字线，紧接着将一第二电平预先编程及一第二电平预先编程验证 应用于此选定的字线，而后将一第三电平预先编程及一第三电平预先编程 验证应用于此选定的字线。后编程及后编程验证也以类似的连续方式应用 于一完整的字线。根据本专利技术的第二实施例，预先编程操作及预先编程验证操作是以一连续方式应用于一页单元。此页单元的长度少于一完整的字线。当完成一 轮预先编程操作及预先编程验证操作之后，核对与此页单元关联的一字 线，以判断整条字线是否已接受预先编程操作及预先编程验证操作。若该 选定的字线中仍余留额外的电荷捕捉存储单元，则此方法是重复进行额外 的预先编程及预先编程验证循环。根据本专利技术的第三实施例，预先编程操作及预先编程确认操作是依照 由一第一编程电压至一第二编程电压再到一第三编程电压的反向进行。此 操作不依照由一低电压电平编程至一高电压电平的顺序进行，取而代之的 由一高电压电平进行至一低电压电平，即由一第三预先编程本文档来自技高网...

【技术保护点】
一种用以双重编程电荷捕捉存储器的多位存储单元中多阶存储单元的方法，该电荷捕捉存储器具有一电荷捕捉存储单元阵列，该阵列连接于多条字线，各该多条字线连接于多个电荷捕捉存储单元，各该多个电荷捕捉存储单元具有一第一电荷捕捉点及一第二电荷捕捉点，其特征在于，该方法包括：　接收一数据；　在一第一编程阶段期间，沿一条字线并对应该数据的该多个电荷捕捉存储单元进行一第一编程操作以及一第一编程验证操作，该第一编程操作是沿该字线编程该多个电荷捕捉存储单元至一第一电压编程电平，该第一电压编程电平小于一预定编程电压电平，该第一编程验证操作是沿该字线验证该多个电荷捕捉存储单元中的电荷捕捉存储单元至一第一电压验证电平，该第一电压验证电平小于一预定编程验证电平；以及　在一第二编程阶段期间，沿该字线进行该多个电荷捕捉存储单元的一第二编程操作以及一第二编程验证操作，该第二编程操作是沿该字线编程该多个电荷捕捉存储单元至一第二电压编程电平，该第二电压编程电平与该预定编程电压电平相等，该第二编程验证操作沿该字线验证该多个电荷捕捉存储单元至一第二电压验证电平，该第二电压验证电平与该预定编程验证电平相等。

【技术特征摘要】
US 2007-6-29 11/771,3101、一种用以双重编程电荷捕捉存储器的多位存储单元中多阶存储单元的方法，该电荷捕捉存储器具有一电荷捕捉存储单元阵列，该阵列连接于多条字线，各该多条字线连接于多个电荷捕捉存储单元，各该多个电荷捕捉存储单元具有一第一电荷捕捉点及一第二电荷捕捉点，其特征在于，该方法包括接收一数据；在一第一编程阶段期间，沿一条字线并对应该数据的该多个电荷捕捉存储单元进行一第一编程操作以及一第一编程验证操作，该第一编程操作是沿该字线编程该多个电荷捕捉存储单元至一第一电压编程电平，该第一电压编程电平小于一预定编程电压电平，该第一编程验证操作是沿该字线验证该多个电荷捕捉存储单元中的电荷捕捉存储单元至一第一电压验证电平，该第一电压验证电平小于一预定编程验证电平；以及在一第二编程阶段期间，沿该字线进行该多个电荷捕捉存储单元的一第二编程操作以及一第二编程验证操作，该第二编程操作是沿该字线编程该多个电荷捕捉存储单元至一第二电压编程电平，该第二电压编程电平与该预定编程电压电平相等，该第二编程验证操作沿该字线验证该多个电荷捕捉存储单元至一第二电压验证电平，该第二电压验证电平与该预定编程验证电平相等。2、 根据权利要求1所述的用以双重编程电荷捕捉存储器的多位存储 单元中多阶存储单元的方法，其特征在于，在该第一编程阶段期间的该第 一编程及该第一编程验证操作或在该第二编程阶段期间的该第二编程及 该第二编程验证操作是依照一连续顺序进行的，包括沿该字线编程该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第一编程电平；沿该字线验证该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第一编程验证电平；沿该字线编程该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第二编程电平；沿该字线验证该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第二编程验证电平；沿该字线编程该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第三编程电平；及沿该字线验证该多个电荷捕捉存储单元中的至少一个电荷捕捉存储 单元至一第三编程验证电平。3、 根据权利要求1所述的用以双重编程电荷捕捉存储器的多位存储单元中多阶存储单元的方法，其特征在于，在该第一编程阶段期间的该第 一编程操作及该第一编程验证操作或在该第二编程阶段期间的该第二编程及该第二编程验证操作是平行进行的，包括同时沿该字线编程该多个电荷捕捉存储单元至一第一编程电平、 一第 二编程电平及一第三编程电平；及同时沿该字线验证该多个电荷捕捉存储单元至一第一编程验证电平、 一第二编程验证电平及一第三编程验证电平。4、 根据权利要求2或3所述的用以双重编程电荷捕捉存储器的多位 存储单元中多阶存储单元的方法，其特征在于，该第一编程验证电平低于 该第二编程验证电平，且该第二编程验证电平低于该第三编程验证电平。5、 根据权利要求2或3所述的用以双重编程电荷捕捉存储器的多位 存储单元中多阶存储单元的方法，其特征在于，该第一编程验证电平高于 该第二编程验证电平，且该第二编程验证电平高于该第三编程验证电平。6、 —种用以双重编程电荷捕捉存储器的多位存储单元中多阶存储单 元的方法，该电荷捕捉存储器具有一电荷捕捉存储单元阵列，该阵列连接 于多条字线，各该字线包括多个区段，各该电荷捕捉存储单元具有一第一 电荷捕捉点及一第二电荷捕捉点，其特征在于，该...

【专利技术属性】
技术研发人员：洪俊雄，何文乔，张坤龙，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]