芯片测试电路及其测试方法技术

本发明专利技术公开一种芯片测试电路及其测试方法。芯片测试电路包含参数测量电路、多个电源供应电路、多个开关电路及控制电路。多个电源供应电路分别对多个电连接座承载的多个芯片提供电源供应。每一个开关电路电性连接于一个电连接座与一个电源供应电路之间。控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，使得控制电路输出一测试数据时，能使各个芯片同时接收测试数据。其中控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通，且控制参数测量电路对导通的开关电路所连接的芯片进行电性测试。借此，本发明专利技术芯片测试电路可以有效减少测试引脚。芯片测试电路可以有效减少测试引脚。芯片测试电路可以有效减少测试引脚。

【技术实现步骤摘要】
芯片测试电路及其测试方法


[0001]本专利技术涉及一种测试电路，特别是一种适于对内存进行测试的芯片测试电路及其方法。

技术介绍

[0002]一般来说，内存在出厂前，必须通过高温测试、预烧(Burn-In)测试，或高温测试、预烧测试及低温测试。现有的内存测试设备，内存在进行参数测试或是刻录测试时，为了能大测量试内存，因此内存测试设备所需的引脚数量势必大幅增加，为此，容易造成内存测试设备的体积庞大且耗电。

技术实现思路

[0003]本专利技术实施例在于提供一种芯片测试电路及其测试方法，其能有效减少测试使用的引脚数。
[0004]本专利技术实施例公开一种芯片测试电路，用以测试多个电连接座所承载的多个芯片。芯片测试电路包含参数测量电路、多个电源供应电路、多个开关电路及控制电路。参数测量电路用以对多个电连接座所承载的多个芯片提供电性测试。多个电源供应电路分别对应电性连接多个电连接座，进而对多个电连接座承载的多个芯片提供电源供应，并且任一个电源供应电路单独连接一个所述电连接座。多个开关电路电性连接于多个电连接座与多个电源供应电路之间，且任一个开关电路电性连接于一个电连接座与一个电源供应电路之间。控制电路控制参数测量电路及多个电源供应电路的运行，且控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，使得控制电路输出一测试数据时，能使各个芯片同时接收测试数据。其中控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通，且控制参数测量电路对导通的开关电路所连接的芯片进行电性测试。
[0005]本专利技术实施例公开一种芯片测试方法，适用于测试多个电连接座所承载的多个芯片，多个电连接座分别电性连接多个电源供应电路，其中任一个电源供应电路连接一个电连接座，多个开关电路电性连接于多个电连接座与多个电源供应电路之间，其中任一个开关电路电性单独连接于一个电连接座与一个电源供应电路之间，一控制电路与多个电连接座承载的多个芯片的多个信号引脚并联连接，方法包括如下。控制电路于执行一参数测试模式时，分别控制开关电路的其中一个导通。于开关电路的其中一个导通时，控制电路通过控制一参数测量电路对导通的开关电路所连接的芯片进行电性测试。以及控制电路根据电性测试结果，判定芯片属于良品或是不良品。
[0006]综上，本专利技术实施例所公开的芯片测试电路及其测试方法，通过一个电源供应电路单独供应一个芯片，并通过开关电路来决定控制那个芯片可以取得电源供应。如此，当所有芯片的信号引脚接并联时，仍然可以通过控制单一芯片取得电源供应，并顺利单独对此芯片进行电性测试。借此本专利技术可以有效减少测试引脚，又能取得准确测试结果。
附图说明
[0007]图1为本专利技术实施例公开的芯片测试系统的示意图。
[0008]图2为本专利技术实施例公开的芯片测试系统的方框示意图。
[0009]图3为本专利技术实施例公开的芯片测试系统的芯片测试装置的示意图。
[0010]图4为本专利技术实施例公开的芯片测试系统的芯片测试装置的方框示意图。
[0011]图5为本专利技术实施例公开的芯片测试系统的环境控制设备的示意图。
[0012]图6为本专利技术实施例公开的芯片测试电路的示意图。
[0013]图7为本专利技术实施例公开的电源供应电路的示意图。
[0014]图8为本专利技术实施例公开的参数测试的芯片测试方法流程图。
[0015]图9、10、11、12为本专利技术实施例公开的芯片测试电路的开关电路导通示意图。
[0016]图13为本专利技术实施例公开的刻录测试的芯片测试方法流程图。
[0017]图14为本专利技术实施例公开的芯片测试电路的开关电路导通示意图。
[0018]图15为本专利技术实施例公开的刻录测试的芯片测试方法流程图。
具体实施方式
[0019]请一并参阅图1、图2及图3，图1为本专利技术公开实施例的芯片测试系统的示意图，图2为本专利技术公开实施例的芯片测试系统的方框示意图，图3为本专利技术公开实施例的芯片测试装置的示意图。本专利技术公开的芯片测试系统E用以对多个芯片C进行测试。芯片测试系统E包含：一中央控制装置E1、一芯片安装设备E2、至少一芯片测试装置1、多个环境控制设备E3、一移载设备E4及一分类设备E5。
[0020]中央控制装置E1连接芯片安装设备E2、多个环境控制设备E3、移载设备E4及分类设备E5，而中央控制装置E1能控制各个设备的作动；中央控制装置E1例如是服务器、各式计算机设备等，于此不加以限制。芯片安装设备E2可以是包含有一机械手臂(图未示)，机械手臂能受中央控制装置E1控制，以将设置载盘(tray)上的多个芯片C逐一取出后，逐一置放于芯片测试装置1的多个电连接座2上。
[0021]如图2、图3及图4所示，图4显示为芯片测试装置1的方框示意图。芯片测试装置1用以承载多个芯片C，且芯片测试装置1能被移载设备E4载运而于多个工作站(例如芯片安装设备E2、多个环境控制设备E3及分类设备E5)之间传递。
[0022]芯片测试装置1包含：一电路板10、多个电连接座2、一控制机组3及至少一供电构件4。电路板10彼此相反的两侧分别定义为一第一侧面101及一第二侧面102。多个电连接座2固定设置于电路板10的第一侧面101，各个电连接座2用以承载一个芯片C。关于电连接座2的形式可以是依据不同芯片C变化，于此不加以限制。
[0023]在实际应用中，多个电连接座2可以是区隔为多个电连接座群组，各个电连接座群组包含至少一个电连接座2。控制机组3设置于电路板10的第二侧面102，控制机组3包含多个芯片测试电路30，各个芯片测试电路30对应与一个电连接座群组相连接。
[0024]具体来说，本实施例的图3中，电路板10上例如设置有96个电连接座2，而其可以是区分为16组电连接座群组，各个电连接座群组包含有6个电连接座2，而各个电连接座群组中的6个电连接座2是连接于同一个芯片测试电路30，亦即，在图3中所示控制机组3可以是设置有16个芯片测试电路30。当然，电路板10上设置的电连接座2的数量及其对应被区隔为
多少个电连接座群组，皆可以是依据需求变化。
[0025]各个芯片测试电路30被供电时，能对其所连接的多个电连接座2上的多个芯片C进行一预定测试程序，举例来说，芯片C可以是各式内存(例如是NAND Flash等)，而各个芯片测试电路30能对各个内存进行读取测试、写入测试及电性测试中的至少一个。在各个芯片测试电路30用以测试内存的实施例中，各个芯片测试电路30的具体电路架构将于后面有详细说明。
[0026]通过使设置于电路板10上的多个电连接座2，分别连接至多个不同的芯片测试电路30的设计，芯片测试电路30及其所连接的电连接座2上的多个芯片C，彼此间的信号传递可以还快速且不易发生衰减。还具体来说，若设置有96个电连接座2的电路板10仅连接一个信号输入源，则信号输入源所发出的信号，将使得离信号输入源比较远的电连接座2收到时信号此时将明显发生衰减的问题，从而可能导致芯片测试结果不准确本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试电路，其特征在于，用以测试多个电连接座所承载的多个芯片，所述芯片测试电路包含：一参数测量电路，对所述多个电连接座所承载的多个芯片提供电性测试；多个电源供应电路，分别对应电性连接所述多个电连接座，且对所述多个电连接座承载的所述多个芯片提供电源供应，其中任一个所述电源供应电路单独连接一个所述电连接座；多个开关电路，电性连接于所述多个电连接座与所述多个电源供应电路之间，其中任一个所述开关电路电性连接于一个所述电连接座与一个所述电源供应电路之间；以及一控制电路，控制所述参数测量电路及所述多个电源供应电路的运行，所述控制电路与所述多个电连接座承载的所述多个芯片的多个信号引脚并联连接，使得所述控制电路输出一测试数据时，以使各个所述芯片同时接收所述测试数据；其中所述控制电路于执行一参数测试模式时，分别控制所述开关电路的其中一个导通，且控制所述参数测量电路对导通的所述开关电路所连接的所述芯片进行电性测试。2.如权利要求1所述的芯片测试电路，其特征在于，其中所述电源供应电路包括一电源转换电路，接收一输入电压，并将所述输入电压转换为一第一输出电压以供所述芯片工作使用；一检测器，检测所述芯片的电源使用状况；一控制器，电性连接所述电源转换电路及所述检测器，该控制器根据所述检测器的检测结果，控制该电源转换电路输出所述第一输出电压。3.如权利要求2所述的芯片测试电路，其特征在于，其中，所述控制器于所述检测器检测出所述芯片的一使用电源超过一默认值时，所述控制器控制所述电源转换电路停止输出所述第一输出电压。4.如权利要求2所述的芯片测试电路，其特征在于，其中，所述检测器为电流检测器或电压检测器。5.如权利要求4所述的芯片测试电路，其特征在于，其中，所述开关电路的任一个包括有多个开关组件，所述多个开关组件电性连接于所述电源供应电路与所述电连接座之间。6.如权利要求5所述的芯片测试电路，其特征在于，其中，所述多个开关组件包括一第一开关组件、一第二开关组件以及一第三开关组件，所述第一开关组件电性连接于所述电源转换电路输出所述第一输出电压的电源引脚与所述芯片的电源引脚之间，所述第二开关组件电性连接于所述电源转换电路输出一第二输出电压的电源引脚与所述芯片的电源引脚之间，所述第三开关组件电性连接所述电源转换电路的一接地引脚与所述芯片的电源引脚之间。7.如权利要求6所述的芯片测试电路，其特征在于，其中，所述开关组件为半导体开关组件。8.如权利要求2所述的芯片测试电路，其特征在于，其中，所述控制电路于执行一刻录测试模式的一写入测试时，分别控制所述开关电路的每一个导通，且所述控制电路同时写入所述测试数据至每个所述芯片。9.如权利要求8所述的芯片测试电路，其特征在于，其中，所述控制电路于写入所述测试数据至每个所述芯片后，所述控制电路执行于所述刻录测试模式中的一读取测试，以分
别逐一读取每一个所述芯片中的所述测试数据进行确认。10.如权利要求9所述的芯片测试电路，其特征在于，其中，所述控制电路执行于所述刻录测试模式中的所述读取测试时，所述控制电路分别控制所述开关电路的其中一个导通，以分别逐一读取导通所述开关电路对应连接的所述芯片中的所述测试数据进行确认。1...

【专利技术属性】
技术研发人员：蔡振龙，基因，
申请(专利权)人：第一检测有限公司，
类型：发明
国别省市：