芯片测试方法、测试机及存储介质技术

本发明专利技术涉及芯片测试技术领域，公开了一种芯片测试方法，该芯片测试方法用于测量被测芯片在低功耗模式下的静态工作电流，测试机包括用于给被测芯片供电的可编程电源，和连接在被测芯片的各个被测管脚上的多个测试通道，该方法包括以下步骤：将被测芯片配置为低功耗模式；配置各个被测管脚对应的各个被测通道为高阻模式；获取此时各个被测管脚在高阻模式下的第一被测电压；于各测试通道中生成一后台驱动电压，后台驱动电压用于抵消对应的第一被测电压；以后台驱动电压配置对应的各测试通道；以配置好的各测试通道对被测芯片进行测量，读取此时被测芯片的静态工作电流。本发明专利技术可显著降低各个测试通道的漏电流，进而提高芯片测量的精度。精度。精度。

【技术实现步骤摘要】
芯片测试方法、测试机及存储介质


[0001]本专利技术涉及芯片测试
，特别涉及一种芯片测试方法、测试机及存储介质。

技术介绍

[0002]芯片测试中，有一个特殊的低功耗模式下的电源管脚的电流测量项目。随着芯片终端应用设备对于待机时低功耗性能的更高诉求，芯片的低功耗工作状态电流越来越小，从之前的微安（
µ
A）量级，降低到纳安（nA）量级，甚至于皮安（pA）量级。对于集成电路测试机的极小电流测量准确度和稳定度的要求也越来越高。
[0003]芯片静态工作电流通常由两部分构成。一是进入低功耗待机模式的芯片自身内部的真实耗电，这部分通常是稳定的小电流；二是芯片各个管脚上对外部的漏电流，这部分是有随机性，取决于芯片各管脚的输出状态和测试机提供的漏电流抑制措施的组合效果。
[0004]当被测芯片的静态工作电流低至nA、pA量级后 ，漏电流引起的低功耗模式的电流测量值偏差会导致测试结果的不稳定，并造成芯片测试良率损失。
[0005]例如，芯片静态电流的设计参数中心值在10nA，允许偏差在+/
‑
2nA，即合格的芯片其测量值分布区间为[8nA, 12nA]。被测的一个批次的芯片实际分布中心点在10.5nA，分布区间在+/
‑
0.5nA。那么良品的测量数据分布区间集中在[10nA, 11nA]，依然在安全的通过区间之内。可是，如果漏电流控制不力，引入了+/
‑
1.5nA的随机变量，会把数据分布离散到[8.5nA, 12.5nA]，超过上边界，导致一定比例的良品芯片被误判为不良品，造成良率损失。
[0006]低端测试机不具备测试极低功耗电流的能力。这是由于其自身的架构缺陷（包括缺少隔离地带来的电流扰动，低成本信号电缆的离散参数引起的漏电流，等等）。
[0007]针对极小功耗测试，目前只有高端测试机才具备。而这些现有方案的共性是：（1）采用低漏电的高速同轴信号线制作的信号电缆；（2）等芯片配置进入低功耗模式后，切断测试机的测试通道的继电器开关，造成一种高阻模式，降低测试通道对于芯片漏电流的贡献。其存在如下缺陷：任何继电器（包括机械触电式继电器和固态继电器）都有其自身的绝缘电阻，通常在10
+8
欧姆到10
+10
欧姆之间。并不是绝对的切断状态，只要其两端存在电压差，遵循欧姆定律，会造成一定的漏电流，绝缘电阻越小，漏电流越大。
[0008]断开继电器后，测试机的测试通道的后台驱动电压准位与芯片管脚输出电压准位存在电压差。若测试通道的后台驱动电压高于测试机的芯片管脚电压，有漏电流从芯片流入测试机，增大芯片电源通道的电流测量值；若测试通道的后台驱动电压低于测试机的芯片管脚电压，有漏电流从测试机灌入芯片，减少芯片电压通道的电流测量值。芯片各个管脚上的漏电流，会共同作用于被测芯片，对电源通道测量到的静态工作电流造成偏差。
[0009]参照图1，芯片管脚输出电压V
x
与测试通道x的后台驱动电压V
fx
的差值V
x
‑
V
fx
构成了测试通道x等效绝缘电阻R
iso_x
两端的电压差，等效绝缘电阻R
iso_x
越大，漏电流I
leakage_x
越大。
[0010]参照图2，测试通道1和2的等效绝缘电阻R
iso_1
和R
iso_2
分别为1G欧姆和2G欧姆，测
试通道1和2的一端分别与被测芯片DUT的被测管脚Pin#1和Pin#2连接，另一端接地（即后台驱动电压为0V），此时，由于被测管脚Pin#1和Pin#2的第一被测电压不同，导致测试通道1和2的漏电流I
leakage_1
和I
leakage_2
也不同。
[0011]芯片测试中，对于数据的一致性和收敛性有严格的要求。而每颗被测芯片进入低功耗模式后，各管脚的状态未必是确定电压准位，例如1号被测芯片的管脚A的输出电压为高（例如5V），则1号芯片管脚A贡献的漏电流为正；2号被测芯片的管脚A的输出电压为低（例如0V），则2号芯片管脚A的漏电流贡献为负。那么每颗芯片测试时，各管脚与测试机测试通道间的电压差的组合也会是多样的，这会造成不同芯片测试时的低功耗电流出现随机偏差，从而影响量产良率和数据分布的一致性分析。

技术实现思路

[0012]本专利技术要解决的技术问题是提供一种可消除漏电流影响、提高测量精度的芯片测试方法。
[0013]为了解决上述问题，本专利技术提供了一种芯片测试方法，用于通过测试机测量被测芯片在低功耗模式下的静态工作电流，所述测试机包括用于给被测芯片供电的可编程电源，和连接在被测芯片的各个被测管脚上的多个测试通道，包括以下步骤：将被测芯片配置为低功耗模式；配置各个被测管脚对应的各个被测通道为高阻模式；获取此时各个被测管脚在高阻模式下的第一被测电压；于各测试通道中生成一后台驱动电压，所述后台驱动电压用于抵消对应的第一被测电压；以所述后台驱动电压配置对应的各测试通道；以配置好的各测试通道对所述被测芯片进行测量，读取此时被测芯片的静态工作电流。
[0014]作为本专利技术的进一步改进，在将被测芯片配置为低功耗模式之后，配置各个被测管脚对应的各个被测通道为高阻模式之前，还包括以下步骤：调节所述可编程电源的电流档位调至最小档位。
[0015]作为本专利技术的进一步改进，所述获取此时各个被测管脚在高阻模式下的第一被测电压，包括：配置各个测试通道为PPMU测量电压模式，通过PPMU扫描各个测试通道，并获取被测芯片中相对应的各个被测管脚的第一被测电压。
[0016]作为本专利技术的进一步改进，于各测试通道中生成一后台驱动电压，包括：通过PPMU于各测试通道中生成一后台驱动电压。
[0017]作为本专利技术的进一步改进，在读取此时被测芯片的静态工作电流之后，还包括以下步骤：复位各个测试通道的后台驱动电压到零电位。
[0018]作为本专利技术的进一步改进，在复位各个测试通道的后台驱动电压到零电位之后，还包括以下步骤：将可编程电源下电。
[0019]作为本专利技术的进一步改进，在以所述后台驱动电压配置对应的各测试通道之后，以配置好的各测试通道对所述被测芯片进行测量之前，还包括以下步骤：调节所述可编程电源的电流档位调至最小档位。
[0020]作为本专利技术的进一步改进，所述将被测芯片配置为低功耗模式，包括：通过测试向量将被测芯片配置为低功耗模式。
[0021]本专利技术还提供了一种测试机，用于执行上述任一所述的芯片测试方法，该测试机包括：可编程电源，用于给被测芯片供电；多个测试通道，连接在所述被测芯片的各个被测管脚上；测试单元，用于获取测试通道上测量得到的第一被测电压；配置单元，用于根据所述测试单元获得的测量信号生成一后台驱动电压，并以所述后台驱动电压对对应的测试通道进行配置，所述后台驱动电压用于抵消对应的第一被测电压。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种芯片测试方法，用于通过测试机测量被测芯片在低功耗模式下的静态工作电流，所述测试机包括用于给被测芯片供电的可编程电源，和连接在被测芯片的各个被测管脚上的多个测试通道，其特征在于，包括以下步骤：将被测芯片配置为低功耗模式；配置各个被测管脚对应的各个被测通道为高阻模式；获取此时各个被测管脚在高阻模式下的第一被测电压；于各测试通道中生成一后台驱动电压，所述后台驱动电压用于抵消对应的第一被测电压；以所述后台驱动电压配置对应的各测试通道；以配置好的各测试通道对所述被测芯片进行测量，读取此时被测芯片的静态工作电流。2.如权利要求1所述的芯片测试方法，其特征在于，在将被测芯片配置为低功耗模式之后，配置各个被测管脚对应的各个被测通道为高阻模式之前，还包括以下步骤：调节所述可编程电源的电流档位调至最小档位。3.如权利要求2所述的芯片测试方法，其特征在于，于各测试通道中生成一后台驱动电压，包括：通过PPMU于各测试通道中生成一后台驱动电压。4.如权利要求1所述的芯片测试方法，其特征在于，所述获取此时各个被测管脚在高阻模式下的第一被测电压，包括：配置各个测试通道为PPMU测量电压模式，通过PPMU扫描各个测试通道，并获取被测芯片中相对应的各个被测管脚的第一被测电压。5.如权利要求1所述的芯片测试方法，其特征在于，在读取此时被测芯片的静态工作电流之后，还包括以下步骤：复位各个测试通道的后台驱动电压到零电位。6.如权利要求5所述的芯片测试方法，其特征在于，在复位各个测试通...

【专利技术属性】
技术研发人员：魏津，徐润生，鄢书丹，
申请(专利权)人：绅克半导体科技苏州有限公司，
类型：发明
国别省市：