半导体测试机及其测试通道直流校准方法技术

本发明专利技术公开了一种半导体测试机及其测试通道直流校准方法，其方法包括：将待校准管脚配置为悬空状态并工作于电流驱动模式；测量待校准管脚在不同驱动电流值下的测试电压值，得到测试电压值最接近0V时的驱动电流值；将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值；将管脚分成多组，每组中的多个管脚通过同一开关与DMM连接；将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值；利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值，并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值；本发明专利技术可有效提升电流偏置值和电流增益值的校准精度。值和电流增益值的校准精度。值和电流增益值的校准精度。

【技术实现步骤摘要】
半导体测试机及其测试通道直流校准方法


[0001]本专利技术涉及半导体测试
，尤其是指一种半导体测试机及其测试通道直流校准方法。

技术介绍

[0002]在半导体测试机中包含许多测试通道，测试通道的Pin（管脚）如图1所示，可以使用这些Pin驱动电流（Force Current，简称FI）或驱动电压（Force Voltage，简称FV）来进行测试。但是通常情况下FI或FV期望值与实际值间会有差异，因此为了提高测试通道的精度，需要对这些测试通道进行直流校准，提升测试机的性能。
[0003]对测试通道直流校准需要把待校准通道连接到数字仪表（DMM，Digital MultiMeter）上。测试机的多个测试通道连接一个仪表的常规校准方法如下：如图2所示，制作一块适配测试机的载具板2，透过这块载具板2使每个测试通道都通过一个继电器1与DMM相连，因此可以通过控制继电器1的通断来控制测试通道与DMM的连接关系。使用该方法可以实现每次只有一个测试通道与DMM直接相连，这能够避免校准时其余测试通道对待校准测试通道的影响。但是当测试通道的数量很大时，需要的继电器数量也会随之增加，使得载具板的有限空间面临挑战，很难实现，也使得测试成本大大增加。
[0004]此外，为了降低成本，还可以选择图3的校准方法，其在载具板2上将测试通道进行分组，每组中的多个测试通道连接至同一个继电器1，然后再与DMM相连。当测试通道数量很多时，使用该方法可以大大节省载具板空间，节约成本。校准时，待校准Pin所在组中其余Pin处于高阻状态，使用DMM测量线路上的电流或电压。将DMM量测到的实际值与期望值进行拟合，校准出增益M和偏置C，增益M和偏置C的校准都依赖于DMM。该校准方法对校准FV基本无影响。但是当校准FI时，会遇到以下两个困难：1、无法避免同一组中高阻状态的Pin产生的漏电流对待校准Pin 的影响，这会降低校准FI偏置C的精度；2、若一组中某个Pin 自身有缺陷，导致高阻状态时漏电流过大，无法准确定位该Pin排查故障。

技术实现思路

[0005]为此，本专利技术所要解决的技术问题在于提供一种校准精度高的半导体测试机的测试通道直流校准方法。
[0006]为解决上述技术问题，本专利技术提供了一种半导体测试机的测试通道直流校准方法，该半导体测试机的测试通道直流校准方法包括：偏置校准步骤；包括：将待校准管脚配置为悬空状态并工作于电流驱动模式；测量待校准管脚在不同驱动电流值下的测试电压值，得到测试电压值最接近0V时的驱动电流值；将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值；增益校准步骤；包括：
将管脚分成多组，每组中的多个管脚通过同一开关与DMM连接；将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值；利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值，并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值；依次将每个管脚作为待校准管脚，并重复上述增益校准步骤直至得到每个管脚的电流增益值。
[0007]在本专利技术的一个实施例中，所述测量待校准管脚在不同驱动电流值下的测试电压值，得到测试电压值最接近0V时的驱动电流值；包括：在校准范围内先使用二分法进行粗略测试，测量待校准管脚在不同驱动电流下的测试电压值；若测得测试电压值>0V，则减小驱动电流值，若测得测试电压值<0V，则增加驱动电流值，得到粗略测试中测试电压值最接近0V时的驱动电流值作为第一驱动电流值；以所述第一驱动电流值为中心选取驱动电流范围进行精确测量，得到精确测量中测试电压值最接近0V时的驱动电流值作为第二驱动电流值；所述将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值，包括：将所述第二驱动电流值作为待校准管脚的电流偏置值。
[0008]在本专利技术的一个实施例中，所述校准范围根据经验值来确定，所述校准范围为经验值动态分布范围左右各扩展50%。
[0009]在本专利技术的一个实施例中，在驱动电流范围进行精确测量时，步长设置为驱动电流的最小分辨率。
[0010]在本专利技术的一个实施例中，所述偏置校准步骤之后，还包括以下步骤：根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻，将得到的漏电流等效电阻与芯片本身漏电流等效电阻典型值进行比较，并判断得到的漏电流等效电阻是否小于芯片本身漏电流等效电阻典型值；若是，则判定管脚漏电流过大。
[0011]在本专利技术的一个实施例中，根据待校准管脚在不同驱动电流值下的测试电压值，所述根据待校准管脚在不同驱动电流值下的测试电压值得到待校准管脚的漏电流等效电阻，包括：利用最小二乘法进行线性拟合得到待校准管脚的漏电流等效电阻。
[0012]在本专利技术的一个实施例中，对所有管脚同时执行偏置校准步骤，并同时得到所有管脚的电流偏置值。
[0013]在本专利技术的一个实施例中，所述开关为继电器。
[0014]本专利技术还提供了一种半导体测试机，所述半导体测试机采用上述任一项所述的半导体测试机的测试通道直流校准方法进行校准。
[0015]本专利技术还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一项所述的半导体测试机的测试通道直流校准方法的步骤。
[0016]本专利技术的上述技术方案相比现有技术具有以下优点：本专利技术半导体测试机的测试通道直流校准方法通过对电流偏置和电流增益分开进行校准，先对电流偏置进行校准，其偏置校准方法避免了现有校准方法中同一组管脚中
的高阻状态的管脚对待校准管脚的影响，提升了电流偏置值的校准精度，并进一步在电流增益校准时，将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值，消除了漏电流对电流增益校准的影响，提升了电流增益值的校准精度。
[0017]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
[0018]为了使本专利技术的内容更容易被清楚的理解，下面根据本专利技术的具体实施例并结合附图，对本专利技术作进一步详细的说明。
[0019]图1是测试通道的Pin示意图；图2是现有校准方法一的示意图；图3是现有校准方法二的示意图；图4是本专利技术实施例一中半导体测试机的测试通道直流校准方法的流程图；图5是本专利技术实施例一中半导体测试机的测试通道直流校准方法得到的管脚的驱动电流和测试电压的示意图；图6是本专利技术实施例一中半导体测试机的测试通道直流校准方法得到的管脚的实际电流值和期望电流值的示意图；图7是现有校准方法二校准128管脚后的测试结果图；图8是本专利技术实施例一中半导体测试机的测试通道直流校准方法校准128管脚后的测试结果图。
[0020]标记说明：1、继电器；2、载具板。
具体实施方式
[0021]下面结合附图和具体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.半导体测试机的测试通道直流校准方法，其特征在于：包括以下步骤：偏置校准步骤；包括：将待校准管脚配置为悬空状态并工作于电流驱动模式；测量待校准管脚在不同驱动电流值下的测试电压值，得到测试电压值最接近0V时的驱动电流值；将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值；增益校准步骤；包括：将管脚分成多组，每组中的多个管脚通过同一开关与DMM连接；将待校准管脚所在组中剩余管脚的驱动电流分别配置为各自的电流偏置值；利用DMM测量在不同驱动电流下待校准管脚所在线路上的实际电流值，并将多组实际电流值和期望电流值进行拟合得到待校准管脚的电流增益值；依次将每个管脚作为待校准管脚，并重复上述增益校准步骤直至得到每个管脚的电流增益值。2.根据权利要求1所述的半导体测试机的测试通道直流校准方法，其特征在于：所述测量待校准管脚在不同驱动电流值下的测试电压值，得到测试电压值最接近0V时的驱动电流值；包括：在校准范围内先使用二分法进行粗略测试，测量待校准管脚在不同驱动电流下的测试电压值；若测得测试电压值>0V，则减小驱动电流值，若测得测试电压值<0V，则增加驱动电流值，得到粗略测试中测试电压值最接近0V时的驱动电流值作为第一驱动电流值；以所述第一驱动电流值为中心选取驱动电流范围进行精确测量，得到精确测量中测试电压值最接近0V时的驱动电流值作为第二驱动电流值；所述将测试电压值最接近0V时的驱动电流值作为待校准管脚的电流偏置值，包括：将所述第二驱动电流值作为待校准管脚的电流偏置值。3.根据权利要求2所述的半导体测试机的测试通道直流校准方法，其特征在于：所述校准范围根据经验值来...

【专利技术属性】
技术研发人员：徐润生，燕南，
申请(专利权)人：绅克半导体科技苏州有限公司，
类型：发明
国别省市：