识别集成电路缺陷的系统和方法以及计算机可读存储介质技术方案

识别集成电路缺陷的方法：获得集成电路的电路设计，电路设计包括彼此耦接的一个或多个单元的网表；识别与一个或多个单元中的一个对应的网表；将缺陷注入多个电路元件之一以及单元的一个或多个互连件；通过向单元的输入端施加激励来获取单元的被注入缺陷的位置处的第一电流波形；通过向单元的输入端施加相同激励来在未注入缺陷的情况下获取单元的位置处的第二电流波形；以及基于第一电流波形和第二电流波形来选择性注释具有缺陷的单元的输入/输出表。本发明专利技术的实施例还涉及识别集成电路缺陷检的系统以及计算机可读存储介质。检的系统以及计算机可读存储介质。检的系统以及计算机可读存储介质。

【技术实现步骤摘要】
识别集成电路缺陷的系统和方法以及计算机可读存储介质


[0001]本专利技术的实施例涉及识别集成电路缺陷检的系统和方法以及计算机可读存储介质。

技术介绍

[0002]广泛的故障模型已经被用于生成检测诸如卡住、桥接、单元间断路和转换故障等集成电路中的故障或缺陷的测试图案。这些故障模型同时有以下假定：仅诸如(例如)在库单元的端口处的库单元实例之间、库单元外部的互连线等之间出现故障。现今的自动测试模式生成(ATPG)工具应用了这些标准故障模型，要么假定库单元内没有故障，要么仅考虑到基于ATPG使用的门模型的库单元内部的那些故障。这些门模型可用于在单元端口(例如，输入/输出端)处或供ATPG使用的原始单元结构(例如，在电路设计的相对高级)处注入故障，但不适用于库单元内部的以真实布局为基础建模的缺陷。因此，常规的故障检测技术并不完全令人满意。

技术实现思路

[0003]根据本专利技术实施例的一个方面，提供了一种识别集成电路的缺陷的方法，包括：获得集成电路的电路设计，电路设计包括彼此通信连接的一个或多个单元的相应网表；识别与一个或多个单元中的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种识别集成电路的缺陷的方法，包括：获得集成电路的电路设计，所述电路设计包括彼此通信连接的一个或多个单元的相应网表；识别与所述一个或多个单元中的一个对应的所述网表，所述单元包括一个或多个输入端、一个或多个输出端以及经由所述单元内的相应的一个或多个互连件而彼此通信连接的多个电路元件；将缺陷注入所述多个电路元件中的一个以及所述一个或多个互连件；通过向所述单元的所述一个或多个输入端施加多个激励来获取被注入所述缺陷的所述单元的位置处的第一电流波形；通过向所述单元的所述一个或多个输入端施加相同激励来在未注入所述缺陷的情况下获取所述单元的所述位置处的第二电流波形；以及基于所述第一电流波形和所述第二电流波形用所述缺陷来选择性地注释所述单元的输入/输出表。2.根据权利要求1所述的方法，其中，识别所述单元的所述网表还包括：定位与所述一个或多个单元中的至少第二个连接的所述单元的所述一个或多个输入；以及定位与所述一个或多个单元中的至少第三个连接的所述单元的所述一个或多个输入。3.根据权利要求1所述的方法，其中，所述多个电路元件包括至少一个有源电路元件，注入所述缺陷还包括：断开所述至少一个有源电路元件的多个端子中的两个。4.根据权利要求1所述的方法，其中，所述多个电路元件包括至少一个有源电路元件，注入所述缺陷还包括：短接所述至少一个有源电路元件的多个端子中的两个。5.根据权利要求1所述的方法，其中，所述多个电路元件包括无源电路元件，注入所述缺陷还包括：在一定范围内变化所述无源电路元件的设计意图值。6.根据权利要求1所述的方法，其中，注入所述缺陷还包括：断开所述一个或多个互连件中的至少一个。7.根据权利要求1所述的方法，还包括：通过向所述单元的所述一个或多个输入端施加相同激励来在注入所述缺陷的情况下获取所述单元的所述一个或多个输出端处的第一电压波形；通过向所述单元的所述一个或多个输入端施加相同激励来在未注入所述缺陷的情况下获取所述单元的所述一个或多个输出端处的第二电压波形；将所述第一电压波形与所述第二电压波形进行比较；以及响应于确定所述第一电压波形与所述第二电压波形之间的差异满足第一阈值，将所述缺陷识别为第一类型的缺陷。8.根据权利要求7所述的方法，还包括：响应于...

【专利技术属性】
技术研发人员：安基达，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：