半导体集成电路制造技术

在有多个实现预定功能的集成电路块的半导体集成电路中，高效率地进行集成电路块的全部功能动作测试，并且可抑制常规模式时和测试模式时的电路运作速度的下降。在集成电路块的第一输出端和集成电路块的第一输入端之间仅插入用于信号选择的多路转换器，在集成电路块的第二输出端和集成电路块的第二输入端之间仅插入多路转换器，所以可以降低信号延迟。此外，在触发电路之间仅插入多路转换器，因而可以减少信号延迟。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及半导体集成电路，特别涉及改善实现预定功能的多个集成电路块的功能动作测试效率的半导体集成电路。近年来，由于半导体集成电路大规模化的进步，因而在半导体集成电路中可以按多种装载方式装载实现各种功能的集成电路块。这些集成电路块相互连接，实现作为一个半导体集成电路的功能。这些半导体集成电路配有与外部接口的多个输入端子和多个输出端子。此外，集成电路块还配有用于在半导体集成电路内部进行相互连接的多个输入布线和多个输出布线。但是，集成电路块不能够直接在半导体集成电路具有的输入端子和输出端子上进行控制和观测。即使在这样的半导体集成电路中，也必须确认各集成电路块的全部功能是否正常动作。为此，必须将预定的信号从半导体集成电路的输入端子提供给各集成电路块，在半导体集成电路的输出端子上观测各集成电路块的动作结果。其中，作为确认集成电路块功能的装置，有将半导体集成电路的输入端子和输出端子直接连接在各集成电路块的输入布线和输出布线上的装置，但必需多个多路转换器和多个布线，因而会使半导体集成电路的电路规模极大地增加。此外，有称为扫描检验测试(scan pass test)的装置，该装置在测试模式时，用多路转换器切换半导体集成电路内部的全部触发电路，按一个过大的移位寄存器方式相关连接，在从半导体集成电路外部的输入端子向相关连接的移位寄存器提供预定信号后，将半导体集成电路的内部状态存入移位寄存器中，用传给半导体集成电路外部的输出信号观测该移位寄存器内容，即使这样的装置，为了将全部触发电路变更为移位寄存器，也必需多个多路转换器和布线，因而会使电路规模极大地增加。作为改善这些
技术介绍
问题的早先申请例，有特开平8-170978号公报。上述扫描检验测试也记载于该公报中，该测试将来自外部的按每一比特串行供给的测试用输入信号提供给移位寄存器，把该保持信号提供给组合电路。构成这些寄存器的各触发电路按常规模式取入组合电路的测试结果，将该取入的测试结果按扫描模式从按每一比特串行移位寄存器输出给外部端子，就可以观测测试结果。如果参照展示该公报记载的半导体集成电路的电路图的图4，那么可分成一边进行与外部的各种信号的相互交换，一边实现半导体集成电路1d原有功能的状态(以下称为常规模式)，和进行各集成电路块81、82、83的功能动作测试的状态(以下称为测试模式)来说明。输入端子3是在该半导体集成电路1d的常规模式中将来自外部的输入信号(以下称为常规输入信号)DIN例如64比特按并行状态送入的端子，输出端子7是在常规模式中按64比特的并行状态送出向外部的输出信号(以下称为常规输出信号)DOUT的端子。输入端子2是在集成电路块82的测试模式中将来自外部的测试用输入信号TIN按例如32比特并行状态送入的端子，在64比特的情况下，分为每32比特的两次进行提供。输出端子8是在集成电路块82测试模式中按32比特并行状态送出向外部输出的测试信号(以下称为测试输出)TOUT的端子。输入端子6是提供来自半导体集成电路1d外部的时钟信号CLK的端子。输入端子4和5是提供进行半导体集成电路1d常规模式和集成电路块82测试模式的切换的模式控制信号SEL1和SEL2的端子。为了分别独立地实施集成电路块82测试模式时多路转换器21和多路转换器22的控制，以及多路转换器25和多路转换器26的控制，必需模式控制信号SEL1和SEL2。首先说明半导体集成电路1d的常规模式。模式控制信号SEL1按选择方式设定集成电路块81的输出信号S71和S72，模式控制信号SEL2按选择方式设定集成电路块82的输出信号S76和S77。从外部提供给输入端子3的64比特的常规输入信号DIN供给集成电路块81。在该供给的64比特的常规输入信号中，由多路转换器21选择第一部分输入32比特作为集成电路块81的输出信号S71，作为多路转换器21的输出信号S73与时钟CLK同步地存入触发电路23。存入触发电路23的第一部分输入32比特作为其输出信号S75按与时钟CLK同步的定时供给集成电路块82。由多路转换器22选择在64比特常规输入信号内剩余的第二部分输入32比特作为集成电路块81的输出信号S72，作为其选择的输出信号S74与时钟CLK同步存入触发电路24。存入触发电路24的第二部分输入32比特信号S74按与时钟CLK同步的定时供给集成电路块82，与该32比特信号S74对应的集成电路块82的输出信号S77通过多路转换器26供给集成电路块83。另一方面，集成电路块82的第一部分输入32比特的输出信号S76通过多路转换器25供给集成电路块83。集成电路块83的动作结果作为64比特的输出信号送至输出端子7。下面说明集成电路块82测试模式时的动作。在测试模式中，首先在集成电路块82中设定用于产生测试用输入信号TIN的模式控制信号。模式控制信号SEL1按选择方式设定多路转换器25的输出信号S78和多路转换器26的输出信号S79，模式控制信号SEL2按选择方式设定测试用输入信号TIN和触发电路23的输出信号S75。在时钟信号CLK的一个时钟周期中，由多路转换器25选择由输入端子2提供的第一部分输入32比特(第一个)测试用输入信号TIN，并且由多路转换器21选择其输出信号S78，存入触发电路23。在第二时钟周期由多路转换器26选择在第一时钟周期存入触发电路23中的测试用输入信号，并且由多路转换器22选择其输出信号S79，存入触发电路24，随后供给集成电路块82。在同一第二时钟周期中，由多路转换器25选择从输入端子2提供的第二部分输入32比特的输入信号TIN(第二个)的测试输入，并且由多路转换器21选择其输出信号S78，存入触发电路23，随后供给集成电路块82。也就是说，输入信号TIN被分割成第一部分输入32比特和第二部分32比特，按第一、第二顺序供给输入端子2，分别通过不同的路径读入集成电路块82。在向集成电路块82的测试输入后，为了观测其测试结果，变更模式控制信号的设定。模式控制信号SEL1按选择方式设定多路转换器25的输出信号S78和多路转换器26的输出信号S79，模式控制信号SEL2按选择方式设定集成电路块82的输出信号S76、S77。在一个时钟周期间，与第一部分输入32比特对应的集成电路块82的测试结果的输出信号S76分别通过多路转换器25和多路转换器21存入触发电路23。在同一个时钟周期内，与第二部分输入32比特对应的集成电路块82的测试结果S77分别通过多路转换器26和多路转换器22存入触发电路24。利用串联连接的作为移位寄存器结构的这些触发电路23、24，存入触发电路23和触发电路24的集成电路块82的测试结果使信号移位。在第一时钟周期中从测试输出端子8观测与存入触发电路24的第一部分输入32比特对应的测试结果TOUT，在第二时钟周期由多路转换器26选择与存入触发电路23的第二部分输入32比特对应的测试结果作为触发电路23的输出信号S75，并且还用多路转换器22选择并存入触发电路24，在测试输出端子8上观测作为其输出信号的测试结果TOUT。就是说，由测试输入端子2提供测试用输入信号TIN，使集成电路块82的内部动作，由于在测试输出端子8上观测该测试结果TOUT，所以按5个时钟周期动作。上述本文档来自技高网...

【技术保护点】
一种半导体集成电路，配有测试用附加装置，该测试用附加装置将构成输入电路的第一集成电路块、由预定功能块构成的第二集成电路块和构成输出电路的第三集成电路块相关连接，用于进行所述第二集成电路块的功能动作测试，其特征在于，仅在所述第二集成电路块的输入侧插入所述测试用附加装置，所述第二和所述第三集成电路块间仅用布线直接连接。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：工藤和也，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]