半导体集成电路和存储器测试方法技术

一种半导体集成电路，包括：　　　　工作在第一时钟下的存储器，　　　　工作在频率为所述第一时钟一半的第二时钟下、用于生成第一测试数据的第一测试模式生成部分，　　　　工作在与所述第二时钟反相的第三时钟下、用于生成第二测试数据的第二测试模式生成部分，以及　　　　根据所述第二时钟的信号值或所述第三时钟的信号值中的一个，选择输出分别由所述第一测试模式生成部分或所述第二测试模式生成部分输出的所述第一或第二测试数据中的一个的测试数据选择部分，从而将选中的测试数据作为第三测试数据输入到所述存储器中。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及能够通过进行内建自测试(built-in self-test)测试存储器的半导体集成电路，特别是涉及一种能够测试高速运行的存储器的半导体集成电路。本专利技术还涉及一种存储器测试方法。
技术介绍
近年来，由于LSI技术的进步，包括在半导体集成电路中的存储器的工作速度也在不断提高。为了测试这些存储器，通常使用内建自测试(称作BIST)。图21示出了实现BIST的电路框图。在图21中，标号401表示BIST电路，标号402表示要进行BIST的存储器。第一时钟(存储器时钟)输入到存储器402中，第二时钟(BIST时钟)输入到BIST电路401中。存储器402分为与时钟的上升沿或下降沿同步工作的普通数据速率存储器以及与时钟的上升沿和下降沿一起同步工作的双数据速率存储器。从BIST电路401到存储器402，输入地址和数据，还输入如写使能信号的控制信号。另外，存储器402的输出(Data-Out)输入到BIST电路401和常规逻辑电路。此外，在BIST电路401内的预期值比较电路对从存储器402输入的数据与预期值进行比较，从而实现通过/失败判断。图22示出了在存储器402为双数据本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：市川修，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：