从非线性存储器引导制造技术

本发明专利技术揭示一种用于引导一微处理器控制的装置的方法和系统。一设计成从一线性存储装置读取数据的微处理器通过一接口或仿真器执行一非线性存储装置中的代码，该接口或仿真器向所述非线性存储装置写入或从其中读取专门格式化的引导指令。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
交叉参考光盘上附带的源代码也构成本专利说明书的组成部分.且根据37 CFR 1以引用的方式全部并入本文中作为一附录，其包括如下文件02085_0938\CPU_NAND_If\cmd_decode.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\int_out_bus_mux.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\io_buff_control.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\nand_8_bit_if.ucf，1/18/01，2KB；02085_0938\CPU_NAND_If\nand_ce.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\nand_control-signals.vhf，1/31/02，7KB；02085_0938\CPU_NAND_If\nand_cpu_bus.vhf，1/31/02，6KB；02085_0938\CPU_NAND_If\nand_rd_control.vhf，1/31/02，3KB；02085_0938\CPU_NAND_If\nand_reset_control.vhf，1/31/02，5KB；02085_0938\CPU_NAND_If\nand_wp.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\nand_wr_control.vhf，1/31/02，8KB；02085_0938\CPU_NAND_If\nce_extend.vhf，1/31/02，2KB；02085_0938\CPU_NAND_If\OCM_start_vl.asm，2/1/02，5KB；02085_0938\CPU_NAND_If\Page_0.img，1/31/02，1KB；02085_0938\CPU_NAND_If\Page_0_readme.txt，7/29/02，1KB；02085_0938\CPU_NAND_If\Page_1.img，1/31/02，1KB；02085_0938\CPU_NAND_If\PowerPC_start_code.asm，4/26/02，9KB；02085_0938\CPU_NAND_If\ppc_start.asm，2/1/02，5KB；02085_0938\CPU_NAND_If\read_only_cntrl.vhf，1/31/02，6KB；02085_0938\CPU_NAND_If\sky_stream.vhf，1/31/02，11KB；02085_0938\CPU_NAND_If\status_register.vhf，1/31/02，2KB；02085_0938\Hardware Design.doc，7/29/02，30KB. 专利技术
技术介绍
领域本专利技术是关于微处理器控制的装置的引导。
技术介绍
现今各种微处理器控制的“智能”装置含有非易失性存储器。特别是非易失性闪速存储器，因其能够无电保持数据而且可以迅速擦除和重新编程，而在当今得到广泛应用。闪速存储器令人感兴趣的一种用途是存储一装置在启动时使用的引导代码或引导信息。所述引导代码是存储于所述装置上的固件代码的一部分。使用闪速存储器存储引导代码具有很多好处，因为包括引导代码在内的固件易于修改和更新。在引导或启动时，一微处理器在一存储装置的一个规定位置读取所述代码。典型的微处理器一般配置为访问和执行线性存储装置中的代码。对线性存储装置中的数据的访问是通过读取一个，一般而言，由所述数据的行和列构成的一线性地址规定的存储单元来实现的。对数据的每个存储单元、字节或位的访问是通过规定其行和列来实现的。所述处理器将顺序规定读取的线性地址。在一典型的存储系统中，用以将数据从所述存储器转移到主机的协议如下1)通过确定芯片选择线来选定所述存储器装置；2)通过确定地址总线的地址来选定读取的地址；3)确定读取信号。所述存储装置将响应在数据总线上确定的数据。一典型程序包括指令数据，该等指令数据存储在存储器中各个互不相连或相邻的存储区域中。因此，在执行一个程序时，所述处理器可能会首先执行来自一个存储区域的一个地址中的一个指令，然后再执行远处或不相邻的第二个存储区域的第二个地址中的指令(依此类推，第三个......)。此外，没有一种标准来规定一个逻辑顺序，据以确定从何处开始读取或执行。每一程序会根据其自己的特定程式从不同的存储区域开始执行。但是，某些类型的存储装置，例如闪速存储器，尤其是NAND(与非)和AND(与)型闪速存储器不可线性寻址。这意味着在引导时所述处理器不能从其读取或执行代码。NAND存储器中的存储空间分解为多个称为页面的离散数据组。为了检索所述数据，必须首先规定页面，然后还必须规定所述数据在所述页面中的位置，即规定距所述页面开头的区距。但是，与线性存储装置不同的是，如果一页面的长度为例如528字节，如果不先读完前面的254个字节，就不能读取第255个字节。另外，只读一个字节是相对更为复杂的过程，其不符合线性存储器的典型计时要求。到目前为止，这使得从非线性存储器引导仍是一项无法完成的任务。
技术实现思路
从一非线性存储装置引导的系统和方法在采用非线性存储装置的电子装置的启动中具有许多应用。其可用于引导任何微处理器控制的装置，例如(但不限于)蜂窝电话、便携式组织器、计算机、全球定位系统以及智能设备。等待装置启动非常令人烦恼，不管该装置是蜂窝电话、计算机、便携式组织器还是任何其它智能装置。采用本专利技术开始执行引导代码所需要的时间明显短于现有装置，现有装置依赖于在执行之前对引导代码进行遮蔽处理。与采用专门存储引导代码的代码存储装置相比，根据本专利技术制造的设备的成本亦有所降低。本专利技术的第一方面是一种引导一包括一非线性存储装置的微处理器控制的装置的方法。所述方法包括接收一系统复位信号；及初始化所述非线性存储装置，使得所述非线性存储装置指向所述非线性存储装置内的系统引导代码。所述方法进一步包括借助所述微处理器执行所述非线性存储装置中的系统引导代码的第一部分。本专利技术的第二方面是一由微处理器控制的装置，其包括一微处理器、易失性RAM(随机存取存储器)、一非线性存储器以及一线性存储器仿真器，所述仿真器可用于将非线性存储器中的代码转换为一可由所述微处理器执行的线性格式。本专利技术的另一方面是一基于微处理器的系统，其包括一可用于读取线性存储装置的微处理器、一非线性存储装置以及用于借助可有效读取线性存储装置的所述微处理器执行非线性存储装置中代码的构件。附图说明图1A是系统100的一示意图。图1B是系统100运行的一概念性图示。图2是一系统100的非线性存储装置140的存储空间的图示。图3是一系统100中使用的并在本专利说明中述及的信号的表格。图4是总引导顺序的一流程图。具体实施例方式下文详细说明本专利技术的说明性实施例。由于下文将结合前述图纸对本专利技术的这些实施例予以说明，所属领域的技术人员可以明显地看出可对所说明的方法及/或结构做各种修改或改动。依赖于本专利技术的教示且该些教示据以推进此项技术的所有此等修改、改动或变更均应视为包括在本专利技术的范围之内。因本文档来自技高网...

【技术保护点】
一种用于引导一包括一非线性存储装置的微处理器控制的装置的方法，该方法包括：接收一系统复位信号；初始化所述非线性存储装置，使得所述非线性存储装置指向所述非线性存储装置内的系统引导代码；借助所述微处理器执行所述非线性存储装置中的所述系统引导代码的第一部分。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：亨利R赫顿，法施德萨伯特沙吉，罗伯特C张，郭永，
申请(专利权)人：桑迪士克股份有限公司，
类型：发明
国别省市：US[美国]