半导体集成电路制造技术

一种半导体集成电路，包括：检测模式判定电路，当从复位状态输入时钟以及通过使用用于扫描检测的扫描允许信号来起动操作时，其判断正常操作模式或检测模式，并且保持判定结果，直到判定结果被复位；扫描允许掩蔽电路，其根据判定结果信号禁止扫描允许信号发送到内部扫描电路；以及访问控制单元，其根据从检测模式判定电路输出的判定结果信号禁止对内部存储单元的访问。此外，半导体集成电路具有公共使用扫描允许信号和正常操作输入信号的配置。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路例如LSI，特别地涉及其中布置有扫描电路的半导体集成电路。
技术介绍
半导体集成电路例如LSI中通常具有为了确定半导体集成电路是否在制造过程中形成有缺陷而布置的扫描电路。例如，日本专利申请公开S63-134970号和日本专利申请公开H04-072583号描述了使用扫描电路的检测技术。扫描电路使用例如图5中所示的扫描触发器(在下文中称作FF)。图5说明通过使用提供有复位端的触发器(在下文中称作FF)构成扫描FF的配置。将多路复用功能(MUX)添加到具有复位端的上述FF的输入(D)。R-FF(具有复位端的触发器)可以使多路复用功能当扫描允许信号是逻辑0时选择正常数据输入(D)，以及当扫描允许信号是逻辑1时选择扫描数据(SI)，并且可以利用该输入作为R-FF的输入(D)。图6说明将使用扫描FF的扫描电路添加到半导体集成电路的常规例子。图6说明具有为半导体集成电路600的内部电路601的输入/输出信号布置的扫描FF 602～609的配置。当扫描允许信号SE显示逻辑0时，从正常数据输入端IN1～IN4输入数据；并且集成电路操作以将内部电路中的处理结果输出到正常数据输出端OUT1～OUT4。另一方面，当扫描允许信号显示逻辑1时，扫描FF602～609将扫描数据SI设置为输入源，并形成移位寄存器配置(扫描链)。扫描FF 602～609移位输出数据，然后可以从扫描数据输出SO观察到检测结果。扫描检测包含两个操作。第一操作是将上述扫描允许信号设置在逻辑1，并且将任意数据值设置给扫描FF 602～605(扫描移位操作)。下一个操作是将扫描允许信号设置在逻辑0，使内部电路通过使用上述设置数据值而操作，并且使扫描FF 606～609捕捉处理结果(扫描捕捉操作)。通过交替地重复上述两个操作而执行扫描检测。在图6中，扫描FF 602还具有复位端R。该复位端R在正常操作中由内部逻辑电路控制。但是，在扫描检测中配置复位端以通过其信号复位上述扫描FF 606，以便防止扫描FF 606被不经意地复位。特别地，上面的半导体集成电路600具有布置在扫描FF606的复位端R的输入部分的多路复用器610，并且在扫描检测期间将扫描模式设置在逻辑1。如上所述，通过布置扫描电路以及自由地读出和写入保存在半导体集成电路的FF中的数据值，变得容易确定内部电路是否很好地工作。但是，另一方面，在处理安全数据例如密码的LSI中可能出现下面的故障。1.通过读出FF的数据值而抽出安全数据是可能的。2.通过写入不同的数据值而重写安全数据是可能的。3.控制内部存储单元(RAM)，并且通过操作FF的数据值而读出和写入数据是可能的。将显示用于预备上面情形的常规例子，它是防止通过欺骗性方式读出或重写入存储在LSI中的安全数据的半导体集成电路，同时能够通过使用扫描电路检测该半导体集成电路。属于日本专利并在图7中显示的日本专利申请公开2004-117029号作为上述常规例子。图7没有说明对应于图6中所示的内部电路601的电路系统，即在正常操作中使用的逻辑电路系统。换句话说，图7仅说明与具有增强的安全功能的扫描电路直接相关的部位。半导体集成电路具有电路707，电路707观察在正常操作模式与通过使用扫描电路检测半导体集成电路的检测模式之间切换的扫描模式信号的条件，并且当扫描模式状态改变时复位FF的数据值。半导体集成电路也具有访问禁止单元718，当上述模式信号显示检测模式时它禁止对内部RAM的访问。半导体集成电路还具有提供有伪FF的输出控制单元715，伪FF在检测模式中输出所提供数据，并且在正常操作模式中禁止所提供数据的输出。如上所示，图7中的配置显示下面的效果。图8说明显示操作的波形图。在图8中，电路707响应于选择性地指定检测模式和正常操作模式的扫描模式信号而产生检测两个边缘的信号；并且当检测两个边缘的信号和来自外部的复位输入满足AND逻辑时，在扫描检测的每个初始时间和终止时间将构成扫描链的FF复位。因此，电路707可以防止当模式已经从正常操作转移到扫描检测操作时正常操作模式中的数据被抽出，并防止在扫描检测操作期间通过使用写入FF中的数据改变模式而通过正常操作改变正常操作模式中的数据。电路700也通过使用扫描模式信号掩蔽在内部电路中受控制的内部XCE信号；从而禁止在扫描检测期间通过使用扫描检测操作对存储单元例如RAM的访问；并且还防止通过扫描链从存储单元中的读出，或者通过正常操作对存储单元的任意值的写入。此外，电路700在正常操作模式中不会提供时钟给伪FF；从而禁止通过扫描链的移位输出；因此也防止了通过在正常模式期间只改变扫描允许信号并使用扫描链对内部FF的值的读出。但是，在常规例子中的集成电路配置具有下面的问题。(1)当电路扩大规模并增加FF的数量但通过一个扫描链准备扫描检测时，扫描检测需要与FF的数量成正比的长时间。于是，为了缩短检测时间，有布置多个扫描链以形成并行线的配置。但是，该配置需要使用在数量上对应于扫描链的伪FF的输出控制单元，并且扩大了电路规模。(2)预备用于选择性地指定正常操作模式和检测模式的扫描模式信号，以便防止扫描检测被不经意地置位或复位，例如图6的扫描FF 606中所示的。但是，扫描模式信号对于使用可由如图6的扫描FF 605中所示的复位端直接控制的扫描FF的集成电路配置不是必需的。尽管如此，为了禁止在扫描检测期间对内部存储的访问，常规例子中的集成电路不能去除模式信号，结果需要增加端子的数量。(3)有不总是需要具有非同步置位端的FF或具有复位端的FF的集成电路配置，以便实现正常操作的功能。此外，集成电路经常尽可能避免使用，以便最小化电路规模。但是，为了当模式信号改变时复位FF，使用具有非同步置位端的FF和具有复位端的FF是必需的，甚至对于在正常操作中不需要它们的FF也一样，结果加大了电路规模。本专利技术旨在解决这些问题。
技术实现思路
本专利技术的目的在于提供一种集成电路，其具有小电路规模的配置，并且能够执行扫描检测同时防止通过欺骗性方式读出或重写存储在LSI中的安全数据。特别地，具有使用扫描电路操作内部逻辑电路的正常操作模式以及使用扫描电路检测内部逻辑电路的扫描检测模式的根据本专利技术的半导体集成电路包括模式判定电路，其接收用于控制正常操作模式的数据和扫描检测模式的数据中的哪一个应当被输入到扫描电路中去的信号，并且依据接收的信号发送对应于正常操作模式和扫描检测模式的任何一个的判定信号；以及掩蔽电路，通过执行与在模式判定电路中接收的信号相同的信号与所述判定信号的逻辑操作来控制判定信号到扫描电路中的输入，其中模式判定电路输出判定信号而即使模式判定电路中接收的信号的逻辑电平被改变也不改变判定。扫描检测模式利用构成扫描电路的扫描触发器执行内部逻辑电路的扫描测试。仅当接收到将扫描触发器复位的复位信号时，模式判定电路改变判定信号。掩蔽电路的逻辑操作是AND逻辑操作。上面的半导体集成电路也包括连接到内部逻辑电路的存储单元，以及根据判定信号禁止对存储单元访问的访问控制单元。访问控制单元禁止在扫描检测模式期间对存储单元的访问。半导体集成电路也响应于判定信号使用该信号作为正常操作模式的输入信号。如上面的描述中所示的，根据本专利技术的半导体集成电路本文档来自技高网...

【技术保护点】
一种半导体集成电路，其具有使用扫描电路操作内部逻辑电路的正常操作模式以及使用扫描电路检测内部逻辑电路的扫描检测模式，包括：模式判定电路，其接收用于控制正常操作模式的数据和扫描检测模式的数据中的哪一个应当被输入到扫描电路的信号，并且依据接收的信号发送对应于正常操作模式或扫描检测模式的判定信号；以及掩蔽电路，其通过执行与在模式判定电路中接收的信号相同的信号与所述判定信号的逻辑操作来控制判定信号到扫描电路中的输入，其中模式判定电路输出判定信号而即使模式判定电路中接收的信号的逻辑电平被改变也不改变判定。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：山崎竜彦，
申请(专利权)人：佳能株式会社，
类型：发明
国别省市：JP[日本]