半导体封装件制造技术

本公开提供了一种半导体封装件，所述半导体封装件包括：半导体芯片，包括设置在所述半导体芯片的有效表面上的连接垫、设置在所述连接垫和所述有效表面上并且具有使所述连接垫的至少一部分暴露的开口的钝化层以及覆盖暴露于所述开口的所述连接垫的覆盖垫；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并且包括连接到所述覆盖垫的连接过孔以及连接到所述连接过孔的重新分布层，其中，所述覆盖垫包括：中央部，设置在所述开口中；以及周边部，从所述中央部延伸到所述钝化层上并且具有尺寸与所述中央部的晶粒的尺寸不同的晶粒。

Semiconductor package

【技术实现步骤摘要】
半导体封装件本申请要求于2018年11月13日在韩国知识产权局提交的第10-2018-0138678号韩国专利申请的优先权的权益，该韩国专利申请的全部公开内容通过引用被包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种扇出型半导体封装件。
技术介绍
涉及半导体芯片的技术开发的重大的近期趋势是要减小半导体芯片的尺寸。因此，在封装
，根据对小尺寸半导体芯片等的需求的迅速增长，已需要实现在包括多个引脚的同时具有紧凑尺寸的半导体封装件。为满足如上所述的技术需求而提出的封装技术的类型之一是扇出型封装件。这样的扇出型封装件具有紧凑的尺寸，并且可通过将连接端子重新分布到其中设置有半导体芯片的区域的外部而允许实现多个引脚。另外，在半导体芯片的情况下，连接垫(pad，或称为“焊盘”或“焊垫”)的材料为铝(Al)或铜(Cu)。在这种情况下，在制造封装件的工艺中，半导体芯片的连接垫暴露于空气、湿气、化学溶液等，这导致腐蚀和损坏。
技术实现思路
本公开的一方面可提供一种新的半导体封装结构，所述半导体封装结构可显著降低半导体芯片的连接垫的腐蚀和损坏，并且能够改善连接过孔的可靠性并减小电阻分布。根据本公开的一方面，可提供一种半导体封装件，在所述半导体封装件中，在封装半导体芯片之前，覆盖垫设置在具有使处于芯片状态的半导体芯片的连接垫暴露的开口的钝化层上。根据本公开的一方面，一种半导体封装件可包括：半导体芯片，包括设置在所述半导体芯片的有效表面上的连接垫、设置在所述连接垫和所述有效表面上并且具有使所述连接垫的至少一部分暴露的开口的钝化层以及覆盖暴露于所述开口的所述连接垫的覆盖垫；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并且包括连接到所述覆盖垫的连接过孔和连接到所述连接过孔的重新分布层，其中，所述覆盖垫包括：中央部，设置在所述开口中；以及周边部，从所述中央部延伸到所述钝化层上并且具有尺寸与所述中央部的晶粒的尺寸不同的晶粒。根据本公开的另一方面，一种半导体封装件可包括：半导体芯片，包括设置在所述半导体芯片的有效表面上的连接垫、设置在所述连接垫和所述有效表面上的钝化层以及覆盖所述连接垫的第一部分的覆盖垫；包封剂，覆盖所述半导体芯片的至少一部分；以及连接结构，设置在所述半导体芯片的所述有效表面上，并且包括连接到所述覆盖垫的连接过孔以及连接到所述连接过孔的重新分布层，其中，所述钝化层具有覆盖所述连接垫的第二部分的台阶部，所述钝化层的所述台阶部在堆叠方向上设置在所述连接垫的所述第二部分与所述覆盖垫之间，并且所述覆盖垫的与所述连接垫接触的第一部分的晶粒的尺寸与所述覆盖垫的在所述堆叠方向上设置在所述钝化层的所述台阶部的正下方的第二部分的晶粒的尺寸不同。附图说明通过下面结合附图进行的详细描述，本公开的以上和其他方面、特征和其他优点将被更清楚地理解，在附图中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和在被封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出安装在最终安装于电子装置的主板上的印刷电路板上的扇入型半导体封装件的示意性截面图；图6是示出嵌在最终安装于电子装置的主板上的印刷电路板中的扇入型半导体封装件的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出安装在电子装置的主板上的扇出型半导体封装件的示意性截面图；图9是示出半导体封装件的示例的示意图；图10是沿着图9的半导体封装件的线I-I′截取的示意性平面图；图11是示出制造图9的半导体封装件的工艺中的一些工艺的示意图；图12是示出半导体封装件的另一示例的示意图；图13是示出半导体封装件的另一示例的示意图；并且图14是示出半导体封装件的另一示例的示意图。具体实施方式在下文中，将参照附图描述本公开中的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或者电连接到其的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可通过各种信号线1090连接到以下将描述的其他组件。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括被指定为根据诸如以下的协议操作的组件：无线保真(Wi-Fi)(电气与电子工程师协会(IEEE)802.11族等)、全球微波接入互操作性(WiMAX)(IEEE802.16族等)、IEEE802.20、长期演进(LTE)、演进数据最优化(Ev-DO)、高速分组接入+(HSPA+)、高速下行链路分组接入+(HSDPA+)、高速上行链路分组接入+(HSUPA+)、增强型数据GSM环境(EDGE)、全球移动通信系统(GSM)、全球定位系统(GPS)、通用分组无线业务(GPRS)、码分多址(CDMA)、时分多址(TDMA)、数字增强型无绳电信(DECT)、蓝牙、3G协议、4G协议和5G协议以及在上述协议之后指定的任意其他无线协议和有线协议。然而，网络相关组件1030不限于此，而是还可包括被指定为根据各种其他无线标准或协议或者有线标准或协议操作的组件。此外，网络相关组件1030可与上述芯片相关组件1020一起彼此组合。其他组件1040可包括高频电感器、铁氧体电感器、功率电感器、铁氧体磁珠、低温共烧陶瓷(LTCC)、电磁干扰(EMI)滤波器、多层陶瓷电容器(MLCC)等。然而，其他组件1040不限于此，而是还可包括用于各种其他目的的无源组件等。此外，其他组件1040可与上述芯片相关组件1020或网络相关组件1030一起彼此组合。根据电子装置1000的类型，电子装置1000可包括可物理连接和/或电连接到主板1010或者可不物理连接和/或电连接到主板1010的其他组件。这些其他组件可包括例如相机1050、天线1060、显示器1070、电池1080、音频编解码器(未示出)、视频编解码器(未示出)、功率放大器(未示出)、指南针(未示出)、加速计(未示出)、陀螺仪(未示出)、扬声器(未示出)、大容量存储单元(例如，硬盘驱动器)(未示出)、光盘(CD本文档来自技高网...

【技术保护点】
1.一种半导体封装件，所述半导体封装件包括：/n半导体芯片，包括设置在所述半导体芯片的有效表面上的连接垫、设置在所述连接垫和所述有效表面上并且具有使所述连接垫的至少一部分暴露的开口的钝化层以及覆盖暴露于所述开口的所述连接垫的覆盖垫；/n包封剂，覆盖所述半导体芯片的至少一部分；以及/n连接结构，设置在所述半导体芯片的所述有效表面上并且包括连接到所述覆盖垫的连接过孔以及连接到所述连接过孔的重新分布层，/n其中，所述覆盖垫包括：/n中央部，设置在所述开口中；以及/n周边部，从所述中央部延伸到所述钝化层上，并且所述周边部的晶粒的尺寸与所述中央部的晶粒的尺寸不同。/n

【技术特征摘要】
20181113 KR 10-2018-01386781.一种半导体封装件，所述半导体封装件包括：
半导体芯片，包括设置在所述半导体芯片的有效表面上的连接垫、设置在所述连接垫和所述有效表面上并且具有使所述连接垫的至少一部分暴露的开口的钝化层以及覆盖暴露于所述开口的所述连接垫的覆盖垫；
包封剂，覆盖所述半导体芯片的至少一部分；以及
连接结构，设置在所述半导体芯片的所述有效表面上并且包括连接到所述覆盖垫的连接过孔以及连接到所述连接过孔的重新分布层，
其中，所述覆盖垫包括：
中央部，设置在所述开口中；以及
周边部，从所述中央部延伸到所述钝化层上，并且所述周边部的晶粒的尺寸与所述中央部的晶粒的尺寸不同。


2.如权利要求1所述的半导体封装件，其中，所述中央部的所述晶粒的所述尺寸大于所述周边部的所述晶粒的所述尺寸。


3.如权利要求1所述的半导体封装件，其中，所述周边部的表面粗糙度大于所述中央部的表面粗糙度。


4.如权利要求1所述的半导体封装件，其中，所述中央部设置在所述开口中。


5.如权利要求1所述的半导体封装件，其中，所述覆盖垫的形状与所述钝化层的形状、所述开口的内壁的形状以及所述开口的底表面的形状对应。


6.如权利要求1所述的半导体封装件，其中，所述周边部的厚度大于或等于1.5μm且小于或等于6μm。


7.如权利要求1所述的半导体封装件，其中，所述包封剂的至少一部分布置在所述钝化层和所述连接结构之间。


8.如权利要求7所述的半导体封装件，其中，所述覆盖垫具有与所述连接垫接触的一个表面以及与所述一个表面背对的另一表面，并且
所述包封剂覆盖所述覆盖垫的至少一部分并且使所述覆盖垫的所述另一表面暴露。


9.如权利要求1所述的半导体封装件，其中，所述连接结构还包括绝缘层，所述绝缘层设置在所述半导体芯片的所述有效表面上并且其至少一部分与所述覆盖垫接触，
所述重新分布层设置在所述绝缘层上，并且
所述连接过孔贯穿所述绝缘层并且使所述覆盖垫与所述重新分布层彼此连接。


10.如权利要求9所述的半导体封装件，其中，所述包封剂的至少一部分布置在所述钝化层和所述绝缘层之间。


11.如权利要求1所述的半导体封装件，所述半导体封装件还包括具有通孔的框架，
其中，所述半导体芯片设置在所述通孔中，并且
所述包封剂的至少一部分设置在所述通孔中。


12.如权利要求11所述的半导体封装件，其中，所述框架包括：
第一绝缘层，具有与所述连接结构接触的一个表面；
第一布线层，嵌在所述第一绝缘层中并且与所述连接结构接触；
第二布线层，设置在所述第一绝缘层的与所述第一绝缘层的所述一个表面背对的另一表面上；
第二绝缘层，设置在所述第一绝缘层的所述另一表面上并且覆盖所述第二布线层；以及
第三布线层，设置在所述第二绝缘层上，
其中，所述第一布线层至所述第三布线层电连接到所述连接垫。
...

【专利技术属性】
技术研发人员：崔宰熏，李斗焕，金炳镐，崔朱伶，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR