高电子迁移率晶体管装置及其制造方法制造方法及图纸

本发明专利技术提供一种高电子迁移率晶体管装置及其制造方法，其中，该装置包含：基底；多对交替层设置于基底上方且每对交替层包含掺杂碳的氮化镓层和未掺杂的氮化镓层；至少一应力松弛层设置于这些交替层之间；以及氮化镓层设置于这些交替层上方。

High electron mobility transistor device and its manufacturing method

【技术实现步骤摘要】
高电子迁移率晶体管装置及其制造方法
本揭露系有关于一种半导体制造技术，特别是有关于高电子迁移率晶体管装置及其制造方法。
技术介绍
高电子迁移率晶体管(highelectronmobilitytransistor，HEMT)，又称为异质结构场效晶体管(heterostructureFET，HFET)或调变掺杂场效晶体管(modulation-dopedFET，MODFET)，为一种场效晶体管(fieldeffecttransistor，FET)，其由具有不同能隙(energygap)的半导体材料组成。在邻近不同半导体材料的所形成界面处会产生二维电子气(twodimensionalelectrongas，2DEG)层。由于二维电子气的高电子移动性，高电子迁移率晶体管可以具有高击穿电压、高电子迁移率、低导通电阻与低输入电容等优点，因而适合用于高功率元件上。在高电子迁移率晶体管的氮化镓层中掺杂碳可以增加氮化镓材料的电阻率，使其达到高耐压应用。然而，在掺杂碳的过程中，例如在低温下以及低的第V族对第III族比例下生长氮化镓，可能会引入缺陷，影响高电子迁移率晶体管的效能。因此，现有的高电子迁移率晶体管无法在每个方面皆令人满意。
技术实现思路
根据本揭露的一些实施例，提供高电子迁移率晶体管装置。此装置包含基底；多对交替层设置于基底上方且每对交替层包含掺杂碳的氮化镓层和未掺杂的氮化镓层；至少一应力松弛层设置于这些交替层之间；以及氮化镓层设置于这些交替层上方。在一些实施例中，应力松弛层为含铝层。>在一些实施例中，含铝层包含氮化铝和/或氮化铝镓。在一些实施例中，应力松弛层设置于这些交替层中的每两对之间。在一些实施例中，应力松弛层中的厚度在0.1nm至10nm的范围。在一些实施例中，掺杂碳的氮化镓层的厚度在1nm至600nm的范围，且未掺杂的氮化镓层的厚度在1nm至200nm的范围。在一些实施例中，掺杂碳的氮化镓层的厚度与未掺杂的氮化镓层的厚度的比值在3.5至5的范围。在一些实施例中，高电子迁移率晶体管装置更包含成核层，设置于基底和这些交替层之间。在一些实施例中，成核层包含氮化铝和/或氮化铝镓。在一些实施例中，高电子迁移率晶体管装置更包含缓冲层，设置于基底和这些交替层之间。在一些实施例中，缓冲层包含氮化镓、氮化铝或氮化铝镓其中之一或任意组合。在一些实施例中，缓冲层包含渐变式缓冲层和/或超晶格缓冲层。在一些实施例中，高电子迁移率晶体管装置更包含阻障层，设置于氮化镓层上方；以及源极、漏极、栅极，设置于阻障层上方。根据本揭露的一些实施例，提供高电子迁移率晶体管装置的制造方法。此方法包含：形成基底；在基底上方形成多对交替层，其中每对交替层包含掺杂碳的氮化镓层和未掺杂的氮化镓层；在这些交替层之间形成至少一应力松弛层；以及在这些交替层上方形成氮化镓层。在一些实施例中，这些交替层包含氮化铝和/或氮化铝镓，且应力松弛层包含氮化铝(AlN)和/或氮化铝镓(AlGaN)。在一些实施例中，高电子迁移率晶体管装置的制造方法更包含在这些交替层中的每两对之间形成应力松弛层。在一些实施例中，应力松弛层的厚度在0.1nm至10nm的范围。在一些实施例中，掺杂碳的氮化镓层的厚度在1nm至600nm的范围，未掺杂的氮化镓层的厚度在1nm至200nm的范围，且掺杂碳的氮化镓层的厚度与未掺杂的氮化镓层的厚度的比值在3.5至5的范围。在一些实施例中，高电子迁移率晶体管装置的制造方法更包含在基底和这些交替层之间形成成核层，其中成核层包含氮化铝和/或氮化铝镓。在一些实施例中，高电子迁移率晶体管装置的制造方法更包含在基底和这些交替层之间形成缓冲层，其中缓冲层包含渐变式缓冲层和/或超晶格缓冲层。附图说明以下将配合附图详述本揭露的实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本揭露的特征。图1A-图1E是根据本专利技术一些实施例绘示在制造高电子迁移率晶体管装置的各个阶段的剖面示意图。图2-图4是根据本专利技术一些实施例绘示高电子迁移率晶体管装置的剖面示意图。附图标记：110～基底；120～成核层；130～缓冲层；140～交替层；142～掺杂碳的氮化镓层；144～未掺杂的氮化镓层；150～应力松弛层；160～氮化镓层；170～阻障层；180～源极；190～栅极；200～漏极；220～超晶格缓冲层；222a、224a、226a～氮化铝镓层；222b、224b、226b～氮化铝层；230～渐变式缓冲层；232、234、236～氮化铝镓层；1000、2000、3000、4000～高电子迁移率晶体管装置。具体实施方式以下概述一些实施例，以使得本专利技术所属
中技术人员可以更容易理解本专利技术，但这些实施例并非用于限制本专利技术。可以理解的是，本专利技术所属
中技术人员可以根据需求，调整以下描述的实施例，例如改变工艺顺序及/或包含比在此描述的更多或更少步骤。此外，还可以在以下叙述的实施例的基础上添加其他元件。举例来说，「在第一元件上形成第二元件」的描述可能包含第一元件与第二元件直接接触的实施例，也可能包含第一元件与第二元件之间具有其他元件，使得第一元件与第二元件不直接接触的实施例，并且第一元件与第二元件的上下关系可能随着装置在不同方位操作或使用而改变。以下根据本专利技术的一些实施例，描述在高电子迁移率晶体管装置设置包含掺杂碳的氮化镓层和未掺杂的氮化镓层的交替层，以在增加耐压的同时，改善晶体品质。此外，在交替层上方设置至少一应力松弛层，以缓解应力，进而增加交替层和厚度，使高电子迁移率晶体管装置达到更高的耐压程度。图1A-图1E是根据一些实施例绘示在制造高电子迁移率晶体管装置1000的各个阶段的剖面示意图。如图1A所示，高电子迁移率晶体管装置1000包含基底110，基底110可以是整块的(bulk)半导体基底或包含由不同材料形成的复合基底，并且可以使用任何适用于半导体装置的基底材料，例如硅、锗、碳化硅、氮化镓、蓝宝石。在一些实施例中，在基底110上方形成成核层120，以缓解基底110与上方成长的膜层之间的晶格差异。举例来说，成核层120的材料可以包含例如氮化铝(AluminiumNitride，AlN)、氮化铝镓(AluminiumGalliumNitride，AlGaN)或类似的材料其中之一或任意组合，并且成核层120的厚度可以是在约100奈米(nanometer，nm)至约1000nm的范围，例如约200nm。成核层120的形成可以包含沉积工艺，例如有机金属化学气相沉积(MetalOrganicChemicalVaporDeposition，MOCV本文档来自技高网...

【技术保护点】
1.一种高电子迁移率晶体管装置，其特征在于，包括：/n一基底；/n多对交替层，设置于该基底上方且每对交替层包括一掺杂碳的氮化镓层和一未掺杂的氮化镓层；/n至少一应力松弛层，设置于所述多对交替层之间；以及/n一氮化镓层，设置于所述多对交替层上方。/n

【技术特征摘要】
1.一种高电子迁移率晶体管装置，其特征在于，包括：
一基底；
多对交替层，设置于该基底上方且每对交替层包括一掺杂碳的氮化镓层和一未掺杂的氮化镓层；
至少一应力松弛层，设置于所述多对交替层之间；以及
一氮化镓层，设置于所述多对交替层上方。


2.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，该应力松弛层为一含铝层。


3.如权利要求2所述的高电子迁移率晶体管装置，其特征在于，该含铝层包括氮化铝和/或氮化铝镓其中之一或任意组合。


4.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，该应力松弛层设置于所述多对交替层中的每两对之间。


5.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，该应力松弛层中的厚度在0.1nm至10nm的范围。


6.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，该掺杂碳的氮化镓层的厚度在1nm至600nm的范围，且该未掺杂的氮化镓层的厚度在1nm至200nm的范围。


7.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，该掺杂碳的氮化镓层的厚度与该未掺杂的氮化镓层的厚度的比值在3.5至5的范围。


8.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，更包括一成核层，设置于该基底和所述多对交替层之间。


9.如权利要求8所述的高电子迁移率晶体管装置，其特征在于，该成核层包括氮化铝和/或氮化铝镓。


10.如权利要求1所述的高电子迁移率晶体管装置，其特征在于，更包括一缓冲层，设置于该基底和所述多对交替层之间。


11.如权利要求10所述的高电子迁移率晶体管装置，其特征在于，该缓冲层包括氮化镓、氮化铝或氮化铝镓其中之一或任意组合。


12.如权利要求10所述的高电子...

【专利技术属性】
技术研发人员：谢祁峰，王端玮，孙健仁，
申请(专利权)人：世界先进积体电路股份有限公司，
类型：发明
国别省市：中国台湾;71