接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法技术

本发明专利技术涉及集成芯片。在一些实施例中，集成芯片具有在衬底上方设置在源极区域和漏极区域之间的栅极结构和从栅极结构上方横向地延伸至栅极结构和漏极区域之间的介电层。具有多种不同介电材料的组合蚀刻停止层堆叠在介电层上方。接触蚀刻停止层直接接触组合蚀刻停止层的上表面和侧壁。通过第一层间介电(ILD)层横向围绕场板，并且场板从第一ILD层的顶部、延伸穿过接触蚀刻停止层并且进入组合蚀刻停止层中。本发明专利技术的实施例还提供了接触场板蚀刻的组合蚀刻停止层和集成芯片的形成方法。

Combined etching stop layer, integrated chip and forming method of contact field plate etching

【技术实现步骤摘要】
接触场板蚀刻的组合蚀刻停止层、集成芯片及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及接触场板蚀刻的组合蚀刻停止层、集成芯片、及其形成方法。
技术介绍
现代集成芯片包括在半导体衬底(例如，硅)上形成的数百万或数十亿半导体器件。集成芯片(IC)可以根据IC的应用使用许多不同类型的晶体管器件。近年来，蜂窝和RF(射频)器件的市场不断增长导致高压晶体管器件的使用显著增加。例如，由于高压晶体管处理高击穿电压(例如，大于约50V)和高频的能力，高压晶体管器件通常用于RF发送/接收链中的功率放大器。
技术实现思路
根据本专利技术的一方面，提供了一种集成芯片，包括：栅极结构，在衬底上方设置在源极区域和漏极区域之间；介电层，从所述栅极结构上方横向地延伸至所述栅极结构和所述漏极区域之间；组合蚀刻停止层，包括堆叠在所述介电层上方的多种不同的介电材料；接触蚀刻停止层，与所述组合蚀刻停止层的上表面和侧壁直接接触；以及场板，由第一层间介电(ILD)层横向地围绕并且从所述第一层间介电层的顶部、垂直地延伸穿过所述接触蚀刻停止层、并且进入所述组合蚀刻停止层中。根据本专利技术的另一方面，提供了一种集成芯片，包括：栅极结构，设置在衬底上方；抗蚀保护氧化物，从所述栅极结构上方横向地延伸越过所述栅极结构的最外侧壁；组合蚀刻停止层，包括位于所述抗蚀保护氧化物上方的第一介电材料和接触所述第一介电材料的上表面的第二介电材料；多个导电接触件，通过所述衬底上方的第一层间介电(ILD)层横向围绕；以及场板，从所述第一层间介电层的顶部延伸至所述组合蚀刻停止层，并且包括与所述多个导电接触件相同的材料，其中，所述组合蚀刻停止层横向地接触所述场板的侧壁并且将所述场板与所述抗蚀保护氧化物垂直地分离。根据本专利技术的又一方面，提供了一种形成集成芯片的方法，包括：在衬底内的源极区域和漏极区域之间的所述衬底上方形成栅极结构；在所述栅极结构上方以及所述栅极结构和所述漏极区域之间形成介电层；在所述介电层上方形成组合蚀刻停止层，其中，所述组合蚀刻停止层包括多种堆叠的介电材料；在所述组合蚀刻停止层上方形成第一层间介电(ILD)层；选择性地蚀刻所述第一层间介电层，以同时限定延伸到所述衬底的接触件开口和延伸到所述组合蚀刻停止层的场板开口；以及通过一种或多种导电材料填充所述接触件开口和所述场板开口。附图说明当结合附图阅读时，从以下详细描述中可以最好地理解本专利技术的各方面。应注意，根据工业中的标准实践，各种部件未按比例绘制。实际上，为了清楚讨论，可以任意增加或减少各种部件的尺寸。图1示出了具有场板的所公开的高压晶体管器件的一些实施例的截面图。图2至图4示出了具有场板的所公开的高压横向扩散MOSFET(LDMOS)器件的一些附加实施例的截面图。图5至图6示出了通过金属互连布线实现的高压LDMOS器件的场板偏置配置的一些实施例的截面图。图7A至图7C示出了处于不同开关隔离配置中的高压LDMOS器件的一些实施例的截面图。图8示出了具有场板的源极向下(即，源极位于下方)的高压晶体管器件的截面图。图9A至图9B示出了在金属线层上具有场板的所公开的高压LDMOS的一些实施例。图10示出了具有自对准漂移区域的高压LDMOS器件的一些实施例。图11示出了形成具有场板的高压晶体管器件的方法的一些实施例的流程图。图12至图19示出了形成具有场板的高压晶体管器件的方法的一些实施例的截面图。图20至图24示出了具有限定场板的组合蚀刻停止层的所公开的高压晶体管器件的一些实施例。图25至图32示出了形成具有限定场板的组合蚀刻停止层的高压晶体管器件的方法的一些实施例的截面图。图33示出了形成具有限定场板的组合蚀刻停止层的高压晶体管器件的方法的一些实施例的流程图。具体实施方式以下公开内容提供了用于实现所提供主题的不同特征的许多不同实施例或示例。以下描述组件和布置的具体示例以简化本专利技术。当然，这些仅仅是示例，而不是限制性的。例如，在以下描述中在第二部件上方或上形成第一部件可以包括以直接接触形成第一部件和第二部件的实施例，并且还可以包括可以在第一部件和第二部件之间形成附加部件，使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在各种示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且本身并不表示所讨论的各种实施例和/或配置之间的关系。此外，这里可以使用空间相对术语，例如“在…下方””，“在…之下”，“下部”，“在…之上”“上部”等，以便于描述以描述如图中所示的一个元件或部件与另一元件(多个元件)或部件(多个部件)的关系。除了图中所示的取向之外，空间相对术语旨在涵盖使用或操作中的装置的不同取向。装置可以以其他方式定向(旋转90度或在其他方向上)，并且同样可以相应地解释在此使用的空间相对描述符。高压晶体管器件通常构造成具有场板。场板是导电元件，其中，该场板放置在沟道区上以通过控制由栅电极产生的电场(例如，减小峰值电场)而增强高压晶体管器件的性能。通过控制由栅电极产生的电场，高压晶体管器件可以实现更高的击穿电压。例如，LDMOS(横向扩散金属氧化物半导体)晶体管器件通常包括场板，其中，该场板从沟道区域延伸到设置在沟道区域和漏极区域之间的相邻漂移区域。可以以多种不同方式形成场板。例如，可以通过从栅电极朝向漂移区域延伸的导电栅极材料(例如，多晶硅)来形成场板。然而，在这种配置中，场板与栅极偏置(bias，又称偏移)保持一致，这增加了栅极至漏极电容(Cgd)并且使器件的开关损耗恶化。可选地，可以图案化导电栅极材料以形成单独的场板。这种配置减小了栅极至漏极电容(Cgd)，但是场板的放置通常受到设计规则的限制。在又一可选实施例中，非栅极材料可用于场板形成。然而，这种解决方案使用额外的处理步骤，这增加了所得集成芯片的制造成本。因此，本专利技术涉及具有由非栅极材料制成的场板的高压晶体管器件，其中，与形成后段制程(BEOL)金属层同时地形成该场板以使得能够实现低成本制造方法。在一些实施例中，高压晶体管器件具有设置在衬底内的源极区域和漏极区域之间的衬底上的栅电极。介电层从栅电极上方横向延伸到布置在栅电极和漏极区域之间的漂移区域。场板位于覆盖衬底的第一层间介电(ILD)层内。场板从栅电极上方横向延伸到漂移区域上方，并从介电层垂直延伸到第一ILD层的顶面。具有与场板相同材料的多个金属接触件从第一ILD层的底面垂直延伸到第一ILD层的顶面。图1示出了具有场板122的所公开的高压晶体管器件100的一些实施例的截面图。高压晶体管器件100包括设置在半导体衬底中的源极区域104和漏极区域106。半导体衬底102具有第一掺杂类型，而源极区域104和漏极区域106具有第二掺杂类型，具有比半导体衬底102更高的掺杂浓度。在一些实施例中，第一掺杂类型为n型掺杂并且第二掺杂为p型掺杂。栅极结构116在横向地布置在源极区域104和漏极区域106之间的位置处本文档来自技高网...

【技术保护点】
1.一种集成芯片，包括：/n栅极结构，在衬底上方设置在源极区域和漏极区域之间；/n介电层，从所述栅极结构上方横向地延伸至所述栅极结构和所述漏极区域之间；/n组合蚀刻停止层，包括堆叠在所述介电层上方的多种不同的介电材料；/n接触蚀刻停止层，与所述组合蚀刻停止层的上表面和侧壁直接接触；以及/n场板，由第一层间介电(ILD)层横向地围绕并且从所述第一层间介电层的顶部、垂直地延伸穿过所述接触蚀刻停止层、并且进入所述组合蚀刻停止层中。/n

【技术特征摘要】
20181030 US 16/174,6261.一种集成芯片，包括：
栅极结构，在衬底上方设置在源极区域和漏极区域之间；
介电层，从所述栅极结构上方横向地延伸至所述栅极结构和所述漏极区域之间；
组合蚀刻停止层，包括堆叠在所述介电层上方的多种不同的介电材料；
接触蚀刻停止层，与所述组合蚀刻停止层的上表面和侧壁直接接触；以及
场板，由第一层间介电(ILD)层横向地围绕并且从所述第一层间介电层的顶部、垂直地延伸穿过所述接触蚀刻停止层、并且进入所述组合蚀刻停止层中。


2.根据权利要求1所述的集成芯片，其中，所述组合蚀刻停止层包括第一介电材料和与所述第一介电材料的上表面接触的第二介电材料。


3.根据权利要求2所述的集成芯片，其中，所述场板垂直地延伸穿过所述第二介电材料并且通过所述第二介电材料与所述栅极结构横向地分离。


4.根据权利要求2所述的集成芯片，其中，所述第一介电材料包括氮化硅并且所述第二介电材料包括二氧化硅。


5.根据权利要求2所述的集成芯片，其中，所述第一介电材料包括二氧化硅并且所述第二介电材料包括氮化硅或氮氧化硅。


6.根据权利要求2所述的集成芯片，其中，所述场板垂直地延伸穿过所述第二介电材料并且通过所述第一介电材料与所述栅极结构垂直地分离。


7.根据权利要求1所述的集成...

【专利技术属性】
技术研发人员：卢卉庭，王培伦，钟于彰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71