具有屏蔽栅的SJ MOS器件终端结构制造技术

本实用新型专利技术涉及具有屏蔽栅的SJ MOS器件终端结构，它包括第一导电类型重掺杂衬底、第一导电类型外延层、氧化层、屏蔽栅、栅极导电多晶硅、第二导电类型外延体、第一导电类型源极区、源极接触金属、绝缘介质层、源极金属层、场氧层、下层终端场板和上层终端场板与场氧条块。本实用新型专利技术的器件通过在终端区的场氧层内形成上层终端场板和下层终端场板的结构，可以优化终端环设计，分散终端环的电场分布；在器件元胞区的氧化层内采用上层栅极导电多晶硅、下层屏蔽栅的结构，可降低输入电容，减少器件开关损失；在器件元胞区的第一导电类型外延层内采用阶梯型的第二导电类型外延体，并且和第一导电类型外延层形成SJ MOS的效应。

Sjmos device terminal structure with shielding gate

【技术实现步骤摘要】
具有屏蔽栅的SJMOS器件终端结构
本技术涉及具有屏蔽栅的SJMOS器件终端结构，本技术属于MOS

技术介绍
使用沟槽技术MOS（即金属-氧化物半导体场效应晶体管）器件在锂电保护、CPU电源、直流对直流电源转换或是同步整流的电路（例如绿色电源、电动汽车与电池管理等）中低压MOS应用领域，有着比平面MOS器件更好的电能转换效率。但是沟槽技术MOS器件在小型化的过程中，面临了器件的导通电阻，电容参数，尤其是输入电容急剧增加带来的开关损耗问题，而沟槽屏蔽栅结构是改善上述开关损耗的技术之一，但是屏蔽栅结构带来的输出电容增加和雪崩能量减少问题，使其在大电流电机驱动和无刷直流马达等电感性负载应用领域受到限制。
技术实现思路
本技术的目的是克服现有技术中存在的不足，提供一种具有更小的开关损失、可以提升性价比和可靠性能的具有屏蔽栅的SJMOS器件终端结构。按照本技术提供的技术方案，所述具有屏蔽栅的SJMOS器件终端结构，它包括终端区和元胞区，终端区位于器件外围且环绕着元胞区，元胞区位于SJMOS器件的中心区，且元胞区由若干个MOS器件单元体并联而成；所述SJMOS器件包括半导体基板，半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底的上表面的第一导电类型外延层，在第一导电类型外延层的上表面左侧向下开设有元胞沟槽，在元胞沟槽内设有氧化层，氧化层的上表面凸出第一导电类型外延层的上表面，在氧化层的内部设有呈上下间隔设置的屏蔽栅和栅极导电多晶硅，屏蔽栅位于栅极导电多晶硅的下方，在氧化层之间的第一导电类型外延层的上表面向下开设有阶梯型的第二导电类型外延体槽，在第二导电类型外延体槽内填满第二导电类型外延体，第二导电类型外延体的上表面低于氧化层的上表面；且在从上往下的方向上，第二导电类型外延体槽的内径呈逐级缩小设置；在第一导电类型外延层的上表面右侧向下开设有终端沟槽，在终端沟槽内设有场氧层，场氧层的上表面凸出第一导电类型外延层的上表面，在场氧层内部设有呈上下间隔设置的下层终端场板和上层终端场板，下层终端场板位于上层终端场板的下方，在场氧层和氧化层之间的第一导电类型外延层的上表面向下开设有阶梯型的第二导电类型外延体槽，在第二导电类型外延体槽内填满第二导电类型外延体，第二导电类型外延体的上表面低于场氧层的上表面，且第二导电类型外延体的上表面凸出第一导电类型外延层的上表面；在第二导电类型外延体的上表面设有第一导电类型源极区与源极接触金属，在第一导电类型源极区与氧化层的上表面设有绝缘介质层，在绝缘介质层与源极接触金属的上表面设有源极金属层；在第一导电类型外延层的右侧上表面设有场氧条块，所述源极金属层的右端下表面与场氧条块的左端部上表面以及最左侧的场氧层的上表面接触。进一步地，所述屏蔽栅和栅极导电多晶硅之间的氧化层的厚度为1000A~5000A。进一步地，所述下层终端场板和上层终端场板之间的场氧层的厚度为1000A~5000A。进一步地，所述元胞沟槽与终端沟槽的深度均为4~10um。进一步地，所述第二导电类型外延体槽每级阶梯的高度为1~5um。进一步地，所述源极金属层和栅极导电多晶硅之间通过绝缘介质层隔开。进一步地，所述第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为N型导电时，第二导电类型外延体为P型导电；或者，第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为P型导电时，第二导电类型外延体为N型导电。本技术具有以下优点：本技术的器件通过在终端区的场氧层内形成上层终端场板和下层终端场板的结构，可以优化终端环设计，分散终端环的电场分布；本技术在器件元胞区的氧化层内采用上层栅极导电多晶硅、下层屏蔽栅的结构，可降低输入电容，减少器件开关损失；在器件元胞区的第一导电类型外延层内采用阶梯型的第二导电类型外延体，并且和第一导电类型外延层形成SJMOS的效应；与传统屏蔽栅器件结构相比，本技术的器件具有更低的导通电阻；与传统屏蔽栅器件结构相比，本技术的器件具有更低的输入和输出寄生电容值；与传统屏蔽栅器件结构相比，本技术的器件具有更好的雪崩能量特性；与传统屏蔽栅器件结构相比，本技术的器件具有更好的终端电场分布、更小的终端环设计和更好的器件可靠性能。附图说明图1是本技术步骤一的结构图。图2是本技术步骤二的结构图。图3是本技术步骤三的结构图。图4是本技术步骤四的结构图。图5是本技术步骤五的结构图。图6是本技术步骤六的结构图。图7是本技术步骤七的结构图。图8是本技术步骤八的结构图。图9是本技术步骤九的结构图。图10是传统沟槽器件结构图。图11是现有屏蔽栅器件结构图。具体实施方式下面结合具体实施例对本技术作进一步说明。本技术具有屏蔽栅的SJMOS器件终端结构，它包括终端区和元胞区，终端区位于器件外围且环绕着元胞区，元胞区位于SJMOS器件的中心区，且元胞区由若干个MOS器件单元体并联而成；所述SJMOS器件包括半导体基板，半导体基板包括第一导电类型重掺杂衬底1及位于第一导电类型重掺杂衬底1的上表面的第一导电类型外延层2，在第一导电类型外延层2的上表面左侧向下开设有元胞沟槽3，在元胞沟槽3内设有氧化层4，氧化层4的上表面凸出第一导电类型外延层2的上表面，在氧化层4的内部设有呈上下间隔设置的屏蔽栅5和栅极导电多晶硅8，屏蔽栅5位于栅极导电多晶硅8的下方，在氧化层4之间的第一导电类型外延层2的上表面向下开设有阶梯型的第二导电类型外延体槽9，在第二导电类型外延体槽9内填满第二导电类型外延体10，第二导电类型外延体10的上表面低于氧化层4的上表面；且在从上往下的方向上，第二导电类型外延体槽9的内径呈逐级缩小设置，由此，第二导电类型外延体10为阶梯型结构，且第二导电类型外延体10的外径呈逐级缩小设置；在第一导电类型外延层2的上表面右侧向下开设有终端沟槽15，在终端沟槽15内设有场氧层16，场氧层16的上表面凸出第一导电类型外延层2的上表面，在场氧层16内部设有呈上下间隔设置的下层终端场板17和上层终端场板18，下层终端场板17位于上层终端场板18的下方，在场氧层16和氧化层4之间的第一导电类型外延层2的上表面向下开设有阶梯型的第二导电类型外延体槽9，在第二导电类型外延体槽9内填满第二导电类型外延体10，第二导电类型外延体10的上表面低于场氧层16的上表面，且第二导电类型外延体10的上表面凸出第一导电类型外延层2的上表面；在第二导电类型外延体10的上表面设有第一导电类型源极区11与源极接触金属12，在第一导电类型源极区11与氧化层4的上表面设有绝缘介质层13，在绝缘介质层13与源极接触金属12的上表面设有源极金属层14；在第一导电类型外延层2的右侧上表本文档来自技高网...

【技术保护点】
1. 一种具有屏蔽栅的SJ MOS器件终端结构，它包括终端区和元胞区，终端区位于器件外围且环绕着元胞区，元胞区位于SJ MOS器件的中心区，且元胞区由若干个MOS器件单元体并联而成；其特征是：/n所述SJ MOS器件包括半导体基板，半导体基板包括第一导电类型重掺杂衬底（1）及位于第一导电类型重掺杂衬底（1）的上表面的第一导电类型外延层（2），在第一导电类型外延层（2）的上表面左侧向下开设有元胞沟槽（3），在元胞沟槽（3）内设有氧化层（4），氧化层（4）的上表面凸出第一导电类型外延层（2）的上表面，在氧化层（4）的内部设有呈上下间隔设置的屏蔽栅（5）和栅极导电多晶硅（8），屏蔽栅（5）位于栅极导电多晶硅（8）的下方，在氧化层（4）之间的第一导电类型外延层（2）的上表面向下开设有阶梯型的第二导电类型外延体槽（9），在第二导电类型外延体槽（9）内填满第二导电类型外延体（10），第二导电类型外延体（10）的上表面低于氧化层（4）的上表面；且在从上往下的方向上，第二导电类型外延体槽（9）的内径呈逐级缩小设置；/n在第一导电类型外延层（2）的上表面右侧向下开设有终端沟槽（15），在终端沟槽（15）内设有场氧层（16），场氧层（16）的上表面凸出第一导电类型外延层（2）的上表面，在场氧层（16）内部设有呈上下间隔设置的下层终端场板（17）和上层终端场板（18），下层终端场板（17）位于上层终端场板（18）的下方，在场氧层（16）和氧化层（4）之间的第一导电类型外延层（2）的上表面向下开设有阶梯型的第二导电类型外延体槽（9），在第二导电类型外延体槽（9）内填满第二导电类型外延体（10），第二导电类型外延体（10）的上表面低于场氧层（16）的上表面，且第二导电类型外延体（10）的上表面凸出第一导电类型外延层（2）的上表面；/n在第二导电类型外延体（10）的上表面设有第一导电类型源极区（11）与源极接触金属（12），在第一导电类型源极区（11）与氧化层（4）的上表面设有绝缘介质层（13），在绝缘介质层（13）与源极接触金属（12）的上表面设有源极金属层（14）；/n在第一导电类型外延层（2）的右侧上表面设有场氧条块（19），所述源极金属层（14）的右端下表面与场氧条块（19）的左端部上表面以及最左侧的场氧层（16）的上表面接触。/n...

【技术特征摘要】
1.一种具有屏蔽栅的SJMOS器件终端结构，它包括终端区和元胞区，终端区位于器件外围且环绕着元胞区，元胞区位于SJMOS器件的中心区，且元胞区由若干个MOS器件单元体并联而成；其特征是：
所述SJMOS器件包括半导体基板，半导体基板包括第一导电类型重掺杂衬底（1）及位于第一导电类型重掺杂衬底（1）的上表面的第一导电类型外延层（2），在第一导电类型外延层（2）的上表面左侧向下开设有元胞沟槽（3），在元胞沟槽（3）内设有氧化层（4），氧化层（4）的上表面凸出第一导电类型外延层（2）的上表面，在氧化层（4）的内部设有呈上下间隔设置的屏蔽栅（5）和栅极导电多晶硅（8），屏蔽栅（5）位于栅极导电多晶硅（8）的下方，在氧化层（4）之间的第一导电类型外延层（2）的上表面向下开设有阶梯型的第二导电类型外延体槽（9），在第二导电类型外延体槽（9）内填满第二导电类型外延体（10），第二导电类型外延体（10）的上表面低于氧化层（4）的上表面；且在从上往下的方向上，第二导电类型外延体槽（9）的内径呈逐级缩小设置；
在第一导电类型外延层（2）的上表面右侧向下开设有终端沟槽（15），在终端沟槽（15）内设有场氧层（16），场氧层（16）的上表面凸出第一导电类型外延层（2）的上表面，在场氧层（16）内部设有呈上下间隔设置的下层终端场板（17）和上层终端场板（18），下层终端场板（17）位于上层终端场板（18）的下方，在场氧层（16）和氧化层（4）之间的第一导电类型外延层（2）的上表面向下开设有阶梯型的第二导电类型外延体槽（9），在第二导电类型外延体槽（9）内填满第二导电类型外延体（10），第二导电类型外延体（10）的上表面低于场氧层（16）的上表面，且第二导电类型外延体（10）的上表面凸出第一导电类型外延层（2）的上表面；
在第二导电类型外延体（10）的上表面设有第...

【专利技术属性】
技术研发人员：吴宗宪，陈彦豪，
申请(专利权)人：苏州凤凰芯电子科技有限公司，
类型：新型
国别省市：江苏;32