【技术实现步骤摘要】
具有抗突波能力的碳化硅两级管器件及其制造方法
本专利技术属于第三代宽禁带半导体材料碳化硅肖特基两级管
，具体地说是一种具有抗突波能力的碳化硅两级管器件及其制造方法。
技术介绍
第三代宽禁带半导体材料领域的碳化硅肖特基两级管，由于较高的耐压，较低的顺向压降，以及快速反向恢复时间等电参数特性，在600V以上的高压大电流应用市场领域，已经逐步取代原有硅材料的PiN两级管。但是碳化硅肖特基两级管也带来一些问题，例如碳化硅材料表层的隧道（tunneling）效应和纳米洞（nanopit）缺陷会造成极大的漏电电流，以及抗突波电流能力等；采用JBS（JunctionBarrierSchottky）结构设计，虽然可以降低器件在反偏电压时的漏电电流，但是无法有效解决抗突波电流能力。突波电流一般发生在电源电路瞬间打开时或是电源突然受到外部环境干扰，例如雷击，器件所遭遇的突波电流可以是正常操作电流的几倍到几十倍。
技术实现思路
本专利技术的目的之一是克服现有技术中存在的不足，提供一种可以降低顺向导通电压、提高击穿电压并降...
【技术保护点】
1.一种具有抗突波能力的碳化硅两级管器件，包括第一导电类型重掺杂碳化硅衬底（1）、第一导电类型碳化硅外延体区（2）、阶梯型沟槽（3）、第二导电类型体区（4）、肖特基金属层（5）与欧姆金属层（6）；/n其特征是：此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属层区位于器件的中心区，阶梯型沟槽肖特基金属层区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底（1）及位于第一导电类型重掺杂衬底（1）上表面的第一导电类型碳化硅外延体区（2），在第一导电类型重掺杂衬底（1）的下表面设有低接触电阻的欧姆金属层（6），欧姆金属层（6）作为器件的阴极；在所述第一导电类型碳...
【技术特征摘要】
1.一种具有抗突波能力的碳化硅两级管器件，包括第一导电类型重掺杂碳化硅衬底（1）、第一导电类型碳化硅外延体区（2）、阶梯型沟槽（3）、第二导电类型体区（4）、肖特基金属层（5）与欧姆金属层（6）；
其特征是：此器件包括一个阶梯型沟槽肖特基金属层区，阶梯型沟槽肖特基金属层区位于器件的中心区，阶梯型沟槽肖特基金属层区包括半导体基板，半导体基板包括第一导电类型重掺杂碳化硅衬底（1）及位于第一导电类型重掺杂衬底（1）上表面的第一导电类型碳化硅外延体区（2），在第一导电类型重掺杂衬底（1）的下表面设有低接触电阻的欧姆金属层（6），欧姆金属层（6）作为器件的阴极；在所述第一导电类型碳化硅外延体区（2）的上表层开设有多个阶梯型沟槽（3），阶梯型沟槽（3）由至少三级沟槽组合形成，且在从下往上的方向上，阶梯型沟槽（3）的槽宽呈逐级增大设置；
所述第一导电类型碳化硅外延体区（2）的上表面以及阶梯型沟槽（3）的内部设有肖特基金属层（5），肖特基金属层（5）作为器件的阳极；所述第二导电类型体区（4）呈阶梯型，且第二导电类型体区（4）包围每一级沟槽的底面以及第二级至最后一级沟槽的侧壁。
2.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述阶梯型沟槽（3）中每级沟槽的深度为0.3~1um。
3.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：固定于第一导电类型碳化硅外延体区（2）的上表面的肖特基金属层（5）的厚度为100–1000Å。
4.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述第一导电类型重掺杂碳化硅衬底（1）与第一导电类型碳化硅外延体区（2）为N型导电，第二导电类型体区（4）为P型导电。
5.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述肖特基金属层（5）的材质为Ti或者Ni。
6.根据权利要求1所述的具有抗突波能力的碳化硅两级管器件，其特征是：所述欧姆金属层（6）的材质为Ti/N...
【专利技术属性】
技术研发人员：陈彦豪，
申请(专利权)人：苏州凤凰芯电子科技有限公司，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。