半导体器件及其结边缘区制造技术

本申请是一种半导体器件及其结边缘区，所述结边缘区包括同导体类型叠层结构的半导体衬底及其上方的外延层，所述结边缘区包括一个以上的环单元，其包括在外延层上设置的多数个槽，邻接槽底的第一浮空区，及半导体衬底与外延层之间的第二浮空区。所述多数个槽内部设置导电材料，通过第一绝缘介质而与所述半导体衬底及所述浮空区相隔离。所述半导体衬底表面设置第二绝缘介质，其覆盖、邻接或邻近所述第一绝缘介质。

【技术实现步骤摘要】
半导体器件及其结边缘区
本申请涉及半导体器件，特别是关于高压和/或功率器件的半导体器件及结边缘区。
技术介绍
功率半导体器件的元胞区(元胞区也称有源区)和划片槽之间是器件的结边缘区(结边缘也称结终端)。当器件有外加电压时，结边缘区将承受全部外加电压，因此，结边缘区的耐压特性影响了器件的耐压特性。根据器件击穿电压等级的不同，结边缘的结构也有多种多样，目前普遍采用的结边缘是采用场限环(FieldLimitingRing，简称FLR)的技术。场限环是在扩散形成PN主结的同时，在其周围做同样掺杂的一个或多个环，使得外加电压分配到主结和环与衬底构成的PN结上，降低主结表面的电场集中，提高器件的击穿电压。随着器件耐压等级的提高，场限环的尺寸和掺杂的设计要求也愈加严苛。影响结边缘区耐压的因素多种多样，其主要的影响因素包括衬底的掺杂浓度、场限环的结深、场限环的窗口尺寸、环与环之间的间距以及表面电荷…等等。特别是表面存在的强电场使得器件鲁棒性与可靠性严重受限，同时在器件制造的过程中极容易引入表面电荷，这些电荷的存在改变了结边缘的电场分布而导致击穿电压的改变，使得器件的可靠性和一致性降低。
技术实现思路
为了解决上述技术问题，本申请的目的在于，提供一种半导体器件及其结边缘区，以降低表面电荷对击穿电压的影响。本申请的目的及解决其技术问题是采用以下技术方案来实现的。依据本申请提出的一种半导体器件的结边缘区，所述结边缘区包括一个以上的环单元，所述环单元包括：第一导电类型的半导体衬底；第一导电类型的外延层，邻接设置在所述半导体衬底的上方；多数个槽，设置于所述外延层的一侧，所述多数个槽的内部设置有导电材料，所述导电材料通过第一绝缘介质而与所述外延层相隔离；第二导电类型的多数个第一浮空区与多数个第二浮空区，所述多数个第一浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二浮空区分隔设置于所述半导体衬底与所述外延层之间，所述第二导电类型相异于所述第一导电类型；第二绝缘介质，设置于所述外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；半导体区，设置于所述半导体衬底的底部。本申请解决其技术问题还可采用以下技术措施进一步实现。在本申请的一实施例中，所述多数个第一浮空区与所述多数个第二浮空区的位置以垂直方向相对应设置、交错配置、部分位置为交错配置或是所述多数个第二浮空区配置于所述多数个第一浮空区两侧下方。在本申请的一实施例中，所述多数个第一浮空区与所述多数个第二浮空区的数量为相同或相异；所述多数个第一浮空区与所述多数个第二浮空区为位置相互对应且全部相连接或部分相连接。在本申请的一实施例中，所述外延层为多层外延层，部分或全部层级皆设置有所述多数个第二浮空区。在本申请的一实施例中，全部层级的所述多数个第二浮空区以位置相对方式相互连接，或是部分层级的所述多数个第二浮空区以位置相对方式相互连接。在本申请的一实施例中，还包括第二导电类型的多数个第三浮空区，所述多数个第三浮空区以不与所述多数个槽相邻接的方式而设置于所述多数个槽的两侧。在本申请的一实施例中，所述多数个第三浮空区与所述多数个第二浮空区的数量为相同或相异；所述多数个第三浮空区与所述多数个第二浮空区为位置相互对应且全部相连接或部分相连接。在本申请的一实施例中，所述环单元的间距为等距或不等距。在本申请的一实施例中，相邻的第一浮空区与第二浮空区在垂直方向的距离为相等或不相等；相邻的第一浮空区与第二浮空区在水平方向的距离为相等或不相等。在本申请的一实施例中，还包括第二导电类型的至少一上部区，所述至少一上部区设置于所述多数个槽的局部或全部的槽间隔中。在本申请的一实施例中，所述至少一上部区通过所述第一绝缘介质而与所述导电材料相隔离。在本申请的一实施例中，所述至少一上部区设置位置邻近或邻接所述多数个槽的槽口。在本申请的一实施例中，所述导电材料包括多晶硅。在本申请的一实施例中，所述第一绝缘介质包括二氧化硅、苯环丁烯(BCB)或聚酰亚胺(PI)。在本申请的一实施例中，所述导电材料替换为所述第一绝缘介质。在本申请的一实施例中，还包括第一金属层，所述第二绝缘介质在所述多数个槽的槽口处设置有开口，所述第一金属层设置于所述第二绝缘介质上，且通过所述开口与所述导电材料相接触，并通过所述第二绝缘介质而与所述外延层相隔离。在本申请的一实施例中，还包括第一金属层，所述第一金属层设置于所述第二绝缘介质上。在本申请的一实施例中，所述第二绝缘介质在所述多数个槽的槽口处设置有开口，所述第一金属层通过所述开口与所述导电材料相接触。在本申请的一实施例中，所述第二绝缘介质上设置有开口，所述第一金属层通过所述开口而与局部或全部的所述至少一上部区相接触。在本申请的一实施例中，第二金属层设置于所述半导体器件底部，所述半导体衬底与所述第二金属层之间设置有半导体区。在本申请的一实施例中，所述半导体区为第一导电类型或第二导电类型。在本申请的一实施例中，所述半导体区为复合结构，所述复合结构包括相异导电类型的第一区域与第二区域。在本申请的一实施例中，所述第一区域与所述第二区域为叠层配置或同层邻接配置。在本申请的一实施例中，所述第一导电类型为N型，所述第二导电类型为P型；或者，所述第一导电类型为P型，所述第二导电类型为N型在本申请的一实施例中，所述多数个槽的数量为2、3或4，但不以此为限。本申请的另一目的的一种半导体器件，包括有源区与结边缘区，其特征在于，所述结边缘区包括一个以上的环单元，所述环单元包括：N型半导体衬底；N型外延层，邻接设置在所述N型半导体衬底的上方；多数个槽，设置于所述N型外延层的一侧，所述多数个槽的内部设置有多晶硅，所述多晶硅通过第一绝缘介质而与所述N型外延层相隔离；第二导电类型的多数个第一P型浮空区与多数个第二P型浮空区，所述多数个第一P型浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二P型浮空区分隔设置于所述N型半导体衬底与所述N型外延层之间；至少一P型上部区，设置于所述多数个槽的局部或全部的槽间隔中，所述至少一P型上部区通过所述第一绝缘介质而与所述导电材料相隔离，所述至少一P型上部区设置位置邻近或邻接所述多数个槽的槽口；第二绝缘介质，设置于所述N型外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；半导体区，设置于所述半导体衬底的底部。本申请较能在有源区施加电压而产生部分耗尽时，通过多个沟槽结合其底部的终止区配合此部分耗尽，且承受部分电压。其次，通过将部分的浮空区埋于所述半导体器件中，在半导体器件承受反向压降时，通过深埋的浮空区吸收部分从半导体衬底中带正电荷的电离施主发出的电力线，降低过渡区主结处的电场峰值，以分散外加电压来降低电场集中情形，同时电场峰值位于半导体器件内部，避免器件表面高电场效应，较能避免表面电荷改变了结边缘的电场分布而导致击穿电压的改变，同时也避免热载流子被激发本文档来自技高网...

【技术保护点】
1.一种半导体器件的结边缘区，其特征在于，所述结边缘区包括一个以上的环单元，所述环单元包括：/n第一导电类型的半导体衬底；/n第一导电类型的外延层，邻接设置在所述半导体衬底的上方；/n多数个槽，设置于所述外延层的一侧，所述多数个槽的内部设置有导电材料，所述导电材料通过第一绝缘介质而与所述外延层相隔离；/n第二导电类型的多数个第一浮空区与多数个第二浮空区，所述多数个第一浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二浮空区分隔设置于所述半导体衬底与所述外延层之间，所述第二导电类型相异于所述第一导电类型；/n第二绝缘介质，设置于所述外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；以及/n半导体区，设置于所述半导体衬底的底部。/n

【技术特征摘要】
1.一种半导体器件的结边缘区，其特征在于，所述结边缘区包括一个以上的环单元，所述环单元包括：
第一导电类型的半导体衬底；
第一导电类型的外延层，邻接设置在所述半导体衬底的上方；
多数个槽，设置于所述外延层的一侧，所述多数个槽的内部设置有导电材料，所述导电材料通过第一绝缘介质而与所述外延层相隔离；
第二导电类型的多数个第一浮空区与多数个第二浮空区，所述多数个第一浮空区邻接所述第一绝缘介质而对应设置于所述多数个槽的底部，所述多数个第二浮空区分隔设置于所述半导体衬底与所述外延层之间，所述第二导电类型相异于所述第一导电类型；
第二绝缘介质，设置于所述外延层的表面，以覆盖、邻接或邻近所述第一绝缘介质；以及
半导体区，设置于所述半导体衬底的底部。


2.如权利要求1所述半导体器件的结边缘区，其特征在于，所述多数个第一浮空区与所述多数个第二浮空区的位置以垂直方向相对应设置、交错配置、部分位置为交错配置或是所述多数个第二浮空区配置于所述多数个第一浮空区两侧下方。


3.如权利要求1所述半导体器件的结边缘区，其特征在于，所述多数个第一浮空区与所述多数个第二浮空区的数量为相同或相异；所述多数个第一浮空区与所述多数个第二浮空区为位置相互对应且全部相连接或部分相连接。


4.如权利要求1所述半导体器件的结边缘区，其特征在于，所述外延层为多层外延层，部分或全部层级皆设置有所述多数个第二浮空区。


5.如权利要求4所述半导体器件的结边缘区，其特征在于，全部层级的所述多数个第二浮空区以位置相对方式相互连接，或是部分层级的所述多数个第二浮空区以位置相对方式相互连接。


6.如权利要求1所述半导体器件的结边缘区，...

【专利技术属性】
技术研发人员：杜文芳，
申请(专利权)人：南京芯舟科技有限公司，
类型：新型
国别省市：江苏;32