一种低压铝栅器件制造技术

本实用新型专利技术适用于半导体制造工艺技术领域，提供了一种低压铝栅器件，其中，包括：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。本实用新型专利技术实施例能够缩小芯片面积、降低成本。

【技术实现步骤摘要】
一种低压铝栅器件
本技术涉及半导体制造工艺
，尤其涉及一种低压铝栅器件。
技术介绍
在集成电路工艺发展到深亚微米的今天，低压铝栅工艺依然没有被市场抛弃，是依靠其成本低廉、性价比高以及工艺简单的优势。但是在此工艺的基础上如何缩小芯片尺寸，从而降低其成本，使得现有的产品在市场更具有竞争力，一直被所有电子企业所关注。为了缩小芯片尺寸，近年来众多企业一直把注意力及研发方向放在了如何缩小沟道尺寸，金属布线的宽度及接触孔的尺寸这些地方。但在芯片中占有最大面积的部分是用于打线的PAD(密封在电路板中的芯片管脚)，由此可见，不管如何缩小其它地方的尺寸，其芯片面积依然很大。可见，现有技术中，存在芯片面积大、成本高的问题。
技术实现思路
本技术实施例提供一种低压铝栅器件，旨在解决芯片面积大、成本高的问题。一种低压铝栅器件，包括：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。更进一步地，所述第一金属布线层的金属厚度为0.5um-0.7um。更进一步地，所述隔离保护层由第一隔离层、沉淀在所述第一隔离层上的第二隔离层、以及沉淀在所述第二隔离层上的第三隔离层组成。更进一步地，所述第一隔离层的厚度为0.3um-0.4um，所述第二隔离层的厚度为0.4um-0.5um，所述第三隔离层的厚度为1.0um-1.3um。更进一步地，所述第二金属PAD层的厚度为3.8um-4um。本技术所达到的有益效果：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层；在所述第一金属布线层上沉淀隔离保护层；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。本技术通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，将打线PAD布置在MOS器件上，实现对芯片面积的缩小、降低了成本，且设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS器件。附图说明图1是本申请实施例提供的一种低压铝栅器件的平面结构示意图；图2是本申请实施例提供的一种低压铝栅器件的横截面结构示意图；图3是本申请实施例提供的现有技术低压铝栅器件的平面结构示意图；图4是本申请实施例提供的现有技术低压铝栅器件的横截面示意图。其中，1、MOS器件，2、第一金属布线层，3、第一隔离层，4、第二隔离层，5、第三隔离层，6、第二金属层。具体实施方式为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。现有技术中，在集成电路芯片的制造上，通常为了缩小芯片的尺寸，控制成本，常常在如何缩小芯片的尺寸、金属布线的宽度以及接触孔的尺寸上下功夫，但是芯片中占用面积最大的是打线PAD，所以真正要实现芯片尺寸的缩小需要考虑打线PAD的尺寸。本技术是通过在MOS器件沉淀第一金属布线层以及第二金属PAD层，并在两者之间沉淀了隔离保护层，然后对第二金属PAD层进行刻蚀，形成打线PAD，实现将打线PAD布置在MOS器件上，在相同的设计尺寸的前提下，实现对芯片面积的缩小，设置隔离保护层又能够保证在打线后，PAD不会被打穿，保护了打线PAD下层的MOS器件。如图1所示，为本技术实施例提供的低压铝栅器件的结构示意图。上述的低压铝栅器件，包括：在已生成所述源极、漏极、栅极及引线接触孔的所述MOS器件上沉淀金属，形成第一金属布线层2；在所述第一金属布线层2上沉淀隔离保护层；在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。其中，上述的MOS器件1包括源极(S)、漏极(D)、栅极(G)，并且源极、漏极与栅极上都设置有引线接触孔用于与外部器件之间的连接。上述预先生成源极、漏极、栅极及引线接触孔可以是通过传统的低压铝栅的加工方法进行加工的。上述传统的低压铝栅加工方法通常是在N型硅片上形成P阱，在P阱中注入高浓度的N型掺杂(NPLUS，N+)，N+注入完成后得到NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)，在NMOS区域会形成源极、漏极、栅极及引线接触孔；同样，在N型硅片上做P型掺杂((PPLUS，P+)，得到PMOS，并在PMOS区域中也形成源极、漏极、栅极及引线接触孔，上述的PMOS与NMOS相邻。上述的MOS器件1做在衬底N-SUB上，且上述的P阱形成在衬底N-SUB中。在N型硅片上制作完PMOS与NMOS后，在PMOS区域与NMOS区域会形成多对PN结，且PN结形成在衬底N-SUB的上表面。如图1所示，P阱的位置设置在衬底N-SUB的左上侧，但图中P阱的位置仅作为部分示意图参考，实际上P阱的位置还可以设置在N-SUB的其它位置。因此，在本实施例中，对P阱的位置不做具体限定。具体的，沉淀金属可以是通过将已生成源极、漏极、栅极及引线接触孔的MOS器件1送入金属溅射台进行溅射。在本实施例中，溅射是以一定能量的粒子(离子或中性原子、分子)轰击MOS器件1表面，使MOS器件1近表面的原子或分子获得足够大的能量而最终逸出固体表面。上述第一金属布线层2的材料可以是金属铝，且金属铝的厚度为0.5um-0.7um，尤其是当金属铝的厚度为0.6um时，可以避免在该层出现高的台阶，影响后续加工的情况。完成上述第一金属布线层2，通过对第一金属布线层2光刻的方式在硅片表面形成铝线的布线，并将裸露在外的金属铝通过金属刻蚀工艺去掉，形成电路布线层。上述的刻蚀工艺可以是干法刻蚀或者湿法刻蚀。干法刻蚀是用等离子体进行薄膜刻蚀的技术，当气体以等离子体形式存在时，根据被刻蚀衬底材料，选择合适的气体，实现刻蚀去除的目的。湿法刻蚀是将刻蚀材料浸泡在腐蚀液内进行腐蚀的技术，具有优良的选择性，会针对当前需要刻蚀的层进行刻蚀，不会破坏其他的层。具体的，传统的第一金属布线层2的厚度通常为1.0um-2.0um，本实施例中提供的厚度为0.5um-0.7um，厚度得到更好的控制，否则金属太厚会出现一个高的台阶，从而影响后续的加工。上述在所述第一金属布线层2上沉淀隔离保护层，可以是将完成第一金属布线层2的芯片送人等离子增强化学气相沉积设备进行隔离保护层的沉淀。隔离保护层可以设置多层。在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD可以是在穿通接触孔上沉淀第二金属层6，形成第二金属层6是通过将形成了穿通接触孔(VIA)的芯片再次送入到金属溅射台进行第二金属层6溅射，其溅射的厚度可以是3.8um-4um。结合图1所示，通过光刻，对沉积了第二金属层6的芯片上层的特定部分进行本文档来自技高网...

【技术保护点】
1.一种低压铝栅器件，其特征在于，包括：/n在已生成源极、漏极、栅极及引线接触孔的MOS器件上沉淀金属，形成第一金属布线层；/n在所述第一金属布线层上沉淀隔离保护层；/n在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。/n

【技术特征摘要】
1.一种低压铝栅器件，其特征在于，包括：
在已生成源极、漏极、栅极及引线接触孔的MOS器件上沉淀金属，形成第一金属布线层；
在所述第一金属布线层上沉淀隔离保护层；
在所述隔离保护层上沉淀第二金属PAD层并刻蚀，得到打线PAD。


2.如权利要求1所述的低压铝栅器件，其特征在于，所述第一金属布线层的金属厚度为0.5um-0.7um。


3.如权利要求1所述的低压铝栅器件，其特征在于...

【专利技术属性】
技术研发人员：何伟业，李炜，
申请(专利权)人：深圳市芯域联合半导体科技有限公司，
类型：新型
国别省市：广东;44