本发明公开了一种过流保护器件，涉及半导体技术领域，解决了热敏型电流防护器件响应过慢的技术问题，其技术方案要点是包括N+型半导体衬底001，衬底001底部外表面设有第一电极，衬底001的上方设有N型的耐压层002，其作为器件主要承受耐压的...

本发明公开了一种过流防护器件，涉及半导体技术领域，解决了热敏型电流防护器件响应过慢的技术问题，其技术方案要点是包括N+型半导体衬底001，衬底001底部外表面设有第一电极，衬底001的上方设有N型的耐压层002，其作为器件主要承受耐压的...

本发明公开了一种电流防护型半导体器件，涉及半导体器件，该器件内阻可在线路过载电流出现时从低阻瞬时变换成高阻，从而达到快速阻断浪涌电流保护线路中其它元件的目的，响应时间为微秒甚至纳秒级。其技术方案要点是包括N+型半导体衬底001，N+型半...

本发明公开了一种防护型半导体器件，涉及半导体器件，解决了在高电压或大功率下防护型半导体器件的响应速度不够快、鲁棒性和可靠性不强的技术问题，其技术方案要点是包括N型衬底区，在N型衬底区的底部设置有P型阳极区，N型衬底区的顶部设有P型基区，...

本申请是一种元胞结构及其应用的半导体器件，所述元胞结构包括半导体衬底及其上方的外延层，外延层顶端设置多数个槽单元，槽单元底部邻接横向大面积的载流子势垒区，槽内设置导电材料。载流子势垒区下方设有浮空区，作用时形成屏蔽区。源体区设置于相邻槽...

本申请是一种元胞结构及其应用的半导体组件，所述元胞结构结边缘区包括一个以上的环单元，所述元胞结构包括半导体衬底，其上设置多数个第一与第二槽单元，每一槽底设置对应第一与第二槽单元的载流子势垒区与电场屏敝区，槽内设置导电材料而对应形成二栅极...

本申请是一种半导体器件及其结边缘区，所述结边缘区包括一个以上的环单元，所述环单元包括半导体衬底，所述半导体衬底上设置多数个槽，每一槽底对应设置与所述半导体衬底相异导电类型的浮空区。所述多数个槽内部设置导电材料，通过第一绝缘介质而与所述半...

本申请是一种半导体器件的元胞结构，所述元胞结构包括半导体衬底及其上方的外延层。外延层顶端设置多数个槽单元，槽单元底设置对应的载流子势垒区，槽内设置导电材料。源体区设置于相邻槽单元之间，源体区表面紧贴设置有一个以上的源区，其与源体区接触半...

本申请是一种元胞结构及其应用的半导体器件，所述元胞结构包括半导体衬底及其上方的外延层。衬底与外延层之间设置多个浮空区。外延层顶端设置多数个槽单元，槽单元底设置对应的载流子势垒区，以与浮空区作用形成屏蔽区，槽内设置导电材料。源体区设置于相...

本申请是一种半导体器件及其结边缘区，所述结边缘区包括同导体类型叠层结构的半导体衬底及其上方的外延层，所述结边缘区包括一个以上的环单元，其包括在外延层上设置的多数个槽，邻接槽底的第一浮空区，及半导体衬底与外延层之间的第二浮空区。所述多数个...

本申请是一种元胞结构及其应用的半导体组件，所述元胞结构包括半导体衬底，其上设置多数个第一与第二槽单元，载流子势垒区与第一电场屏蔽区分别设置于第一与第二槽单元的槽底，并于外围设置第二电场屏蔽区，槽内设置导电材料而对应形成二栅极区。源体区设...

本申请是一种元胞结构及其应用的半导体组件，所述元胞结构包括半导体衬底，其上设置多数个第一与第二槽单元，载流子势垒区与第一电场屏蔽区分别设置于第一与第二槽单元的槽底，并于外围设置第二电场屏蔽区，槽内设置导电材料而对应形成二栅极区，并选择性...

本申请是一种半导体器件及其结边缘区，结边缘区包括同导体类型叠层结构的半导体衬底及其上方的外延层，结边缘区包括一个以上的环单元，其包括在外延层上设置的多数个槽，邻接槽底的第一浮空区，及半导体衬底与外延层之间的第二浮空区。每一个槽内部设置双...

本申请是一种半导体器件及其结边缘区，所述结边缘区包括同导体类型叠层结构的半导体衬底及其上方的外延层，半导体衬底及外延层之间设有多数个间隔设置有浮空区，外延层邻接有源区部位的表面设有过渡区，半导体衬底另设有半导体区。本申请将浮空区埋于所述...