本实用新型专利技术涉及一种具有阶梯型氧化层的屏蔽栅MOS器件终端结构,包括第一导电类型重掺杂衬底、第一导电类型外延层、元胞沟槽、栅氧化层、屏蔽栅槽、屏蔽栅、第一间隔氧化层、栅极槽、栅氧化层、栅极导电多晶硅、终端沟槽、场氧化层、下层终端场板槽、下层终端场板、第二间隔氧化层、上层终端场板槽、上层终端场板、第二导电类型体区、第一导电类型源极区、终端场氧化层条块、绝缘介质层、源极金属柱与源极金属层。本实用新型专利技术可进一步降低输入和输出电容,减少器件开关损失,可以优化终端环设计,分散终端环的电场分布;本实用新型专利技术的器件具有更低的导通电阻、具有更低的输入、输出寄生电容值、更好的终端电场分布、更小的终端环设计和更好的器件可靠性能。
Terminal structure of shielded gate MOS devices with step oxide layer
【技术实现步骤摘要】
具有阶梯型氧化层的屏蔽栅MOS器件终端结构
本技术涉及一种具有阶梯型氧化层的屏蔽栅MOS(金属-氧化物半导体场效应晶体管)器件终端结构,本技术属于MOS
技术介绍
低压沟槽技术MOS器件在锂电保护、CPU电源、直流对直流电源转换或是同步整流的电路(例如绿色电源、电动汽车或者电池管理)等中低压MOS应用领域有着比平面MOS器件更好的电能转换效率。但是沟槽技术MOS器件在小型化的过程中,面临了器件的导通电阻,电容参数,尤其是输入电容急剧增加带来的开关损耗问题,而沟槽屏蔽栅结构是改善上述开关损耗的重要技术,但是屏蔽栅结构也同时带来输出电容增加和器件可靠性问题。
技术实现思路
本技术的目的是克服现有技术中存在的不足,提供一种能进一步减低导通电阻、减少输出和输出电容、缩小终端环并提高器件可靠特性的具有阶梯型氧化层的屏蔽栅MOS器件终端结构。按照本技术提供的技术方案,所述具有阶梯型氧化层的屏蔽栅MOS器件终端结构,所述屏蔽栅MOS器件包括终端区和元胞区,终端区位于屏蔽栅MOS器件的外围,环绕着元胞区,元胞区位于屏蔽栅MOS器件的中心区,所述元胞区由若干个MOS器件单元体并联而成;所述屏蔽栅MOS器件包括半导体基板,半导体基板包括第一导电类型重掺杂衬底及位于第一导电类型重掺杂衬底上的第一导电类型外延层,在第一导电类型外延层的上表面向下开设有元胞沟槽和终端沟槽,在元胞沟槽内设有栅氧化层,在栅氧化层内开设有呈阶梯型的屏蔽栅槽,在屏蔽栅槽内设有屏蔽栅,屏蔽栅与屏蔽栅槽的形状吻合,在栅氧化层的上表面向下开设有栅极槽,在栅极槽内设有栅极导电多晶硅,栅极导电多晶硅位于屏蔽栅的上方,栅极导电多晶硅与屏蔽栅之间由第一间隔氧化层隔开;在终端沟槽内设有场氧化层,在场氧化层内开设有呈阶梯型的下层终端场板槽,在下层终端场板槽内设有下层终端场板,下层终端场板与下层终端场板槽的形状吻合,在场氧化层的上表面向下开设有上层终端场板槽,在上层终端场板槽内设有上层终端场板,上层终端场板与下层终端场板之间由第二间隔氧化层隔开;在栅氧化层与栅氧化层之间以及栅氧化层与场氧化层之间设有第二导电类型体区,在第二导电类型体区的上表面设有第一导电类型源极区与源极金属柱,在上层终端场板的上表面设有终端场氧化层条块,终端场氧化层条块的外端部向下弯折,终端场氧化层条块盖住所述场氧化层的上端部,在栅极导电多晶硅与第一导电类型源极区的上表面设有绝缘介质层,在绝缘介质层与源极金属柱的上表面设有源极金属层,源极金属层覆盖部分的终端场氧化层条块。所述第一间隔氧化层与第二间隔氧化层的厚度均为1000A~5000A。所述屏蔽栅连结源极、接地或者独立悬浮。所述源极金属层和栅极导电多晶硅之间通过绝缘介质层隔开。所述元胞沟槽和终端沟槽的深度均为4~10um。所述屏蔽栅与下层终端场板上每一个阶梯的高度均为1~5um。所述第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为N型导电,第二导电类型体区为P型导电。所述第一导电类型重掺杂衬底、第一导电类型外延层与第一导电类型源极区为P型导电,第二导电类型体区为N型导电。本技术具有以下优点:1、本技术在器件元胞区的栅氧化层内形成栅极导电多晶硅和阶梯型栅氧化层包围的屏蔽栅,可进一步降低输入和输出电容,减少器件开关损失;2、本技术在器件终端区的场氧化层内形成上层终端场板和阶梯型的下层终端场板,可以优化终端环设计,分散终端环的电场分布;3、与传统屏蔽栅器件结构相比,本技术的器件具有更低的导通电阻、具有更低的输入和输出寄生电容值;4、与传统屏蔽栅器件结构相比,本技术的器件具有更好的终端电场分布、更小的终端环设计和更好的器件可靠性能。附图说明图1是本技术步骤一的结构图。图2是本技术步骤二的结构图。图3是本技术步骤三的结构图。图4是本技术步骤四的结构图。图5是本技术步骤五的结构图。图6是本技术步骤六的结构图。图7是本技术步骤七的结构图。图8是本技术步骤八的结构图。图9是本技术步骤九的结构图。图10是本技术步骤十的结构图。图11是本技术步骤十一的结构图。图12是本技术步骤十二的结构图。图13是传统沟槽结构器件的结构图。图14是现有沟槽结构器件的结构图。具体实施方式下面结合具体实施例对本技术作进一步说明。本技术具有阶梯型氧化层的屏蔽栅MOS器件终端结构,所述屏蔽栅MOS器件包括终端区和元胞区,终端区位于屏蔽栅MOS器件的外围,环绕着元胞区,元胞区位于屏蔽栅MOS器件的中心区,所述元胞区由若干个MOS器件单元体并联而成;所述屏蔽栅MOS器件包括半导体基板,半导体基板包括第一导电类型重掺杂衬底1及位于第一导电类型重掺杂衬底1上的第一导电类型外延层2,在第一导电类型外延层2的上表面向下开设有元胞沟槽3和终端沟槽11,在元胞沟槽3内设有栅氧化层4,在栅氧化层4内开设有呈阶梯型的屏蔽栅槽5,在屏蔽栅槽5内设有屏蔽栅6,屏蔽栅6与屏蔽栅槽5的形状吻合,在栅氧化层4的上表面向下开设有栅极槽8,在栅极槽8内设有栅极导电多晶硅10,栅极导电多晶硅10位于屏蔽栅6的上方,栅极导电多晶硅10与屏蔽栅6之间由第一间隔氧化层7隔开;在终端沟槽11内设有场氧化层12,在场氧化层12内开设有呈阶梯型的下层终端场板槽13,在下层终端场板槽13内设有下层终端场板14,下层终端场板14与下层终端场板槽13的形状吻合,在场氧化层12的上表面向下开设有上层终端场板槽16,在上层终端场板槽16内设有上层终端场板17,上层终端场板17与下层终端场板14之间由第二间隔氧化层15隔开;在栅氧化层4与栅氧化层4之间以及栅氧化层4与场氧化层12之间设有第二导电类型体区19,在第二导电类型体区19的上表面设有第一导电类型源极区20与源极金属柱23,在上层终端场板17的上表面设有终端场氧化层条块21,终端场氧化层条块21的外端部向下弯折,终端场氧化层条块21盖住所述场氧化层12的上端部,在栅极导电多晶硅10与第一导电类型源极区20的上表面设有绝缘介质层22,在绝缘介质层22与源极金属柱23的上表面设有源极金属层24,源极金属层24覆盖部分的终端场氧化层条块21。所述第一间隔氧化层7与第二间隔氧化层15的厚度均为1000A~5000A。所述屏蔽栅6连结源极、接地或者独立悬浮。所述源极金属层24和栅极导电多晶硅10之间通过绝缘介质层22隔开。所述元胞沟槽3和终端沟槽11的深度均为4~10um。所述屏蔽栅6与下层终端场板14上每一个阶梯的高度均为1~5um。所述第一导电类型重掺杂衬底1、第一导电类型外延层2与第一导电类型源极区20为N型导电,第二导电类型体区19为P型导电。所述第一本文档来自技高网...
【技术保护点】
1.一种具有阶梯型氧化层的屏蔽栅MOS器件终端结构,其特征是:所述屏蔽栅MOS器件包括终端区和元胞区,终端区位于屏蔽栅MOS器件的外围,环绕着元胞区,元胞区位于屏蔽栅MOS器件的中心区,所述元胞区由若干个MOS器件单元体并联而成;所述屏蔽栅 MOS器件包括半导体基板,半导体基板包括第一导电类型重掺杂衬底(1)及位于第一导电类型重掺杂衬底(1)上的第一导电类型外延层(2),在第一导电类型外延层(2)的上表面向下开设有元胞沟槽(3)和终端沟槽(11),在元胞沟槽(3)内设有栅氧化层(4),在栅氧化层(4)内开设有呈阶梯型的屏蔽栅槽(5),在屏蔽栅槽(5)内设有屏蔽栅(6),屏蔽栅(6)与屏蔽栅槽(5)的形状吻合,在栅氧化层(4)的上表面向下开设有栅极槽(8),在栅极槽(8)内设有栅极导电多晶硅(10),栅极导电多晶硅(10)位于屏蔽栅(6)的上方,栅极导电多晶硅(10)与屏蔽栅(6)之间由第一间隔氧化层(7)隔开;/n在终端沟槽(11)内设有场氧化层(12),在场氧化层(12)内开设有呈阶梯型的下层终端场板槽(13),在下层终端场板槽(13)内设有下层终端场板(14),下层终端场板(14)与下层终端场板槽(13)的形状吻合,在场氧化层(12)的上表面向下开设有上层终端场板槽(16),在上层终端场板槽(16)内设有上层终端场板(17),上层终端场板(17)与下层终端场板(14)之间由第二间隔氧化层(15)隔开;/n在栅氧化层(4)与栅氧化层(4)之间以及栅氧化层(4)与场氧化层(12)之间设有第二导电类型体区(19),在第二导电类型体区(19)的上表面设有第一导电类型源极区(20)与源极金属柱(23),在上层终端场板(17)的上表面设有终端场氧化层条块(21),终端场氧化层条块(21)的外端部向下弯折,终端场氧化层条块(21)盖住所述场氧化层(12)的上端部,在栅极导电多晶硅(10)与第一导电类型源极区(20)的上表面设有绝缘介质层(22),在绝缘介质层(22)与源极金属柱(23)的上表面设有源极金属层(24),源极金属层(24)覆盖部分的终端场氧化层条块(21)。/n...
【技术特征摘要】
1.一种具有阶梯型氧化层的屏蔽栅MOS器件终端结构,其特征是:所述屏蔽栅MOS器件包括终端区和元胞区,终端区位于屏蔽栅MOS器件的外围,环绕着元胞区,元胞区位于屏蔽栅MOS器件的中心区,所述元胞区由若干个MOS器件单元体并联而成;所述屏蔽栅MOS器件包括半导体基板,半导体基板包括第一导电类型重掺杂衬底(1)及位于第一导电类型重掺杂衬底(1)上的第一导电类型外延层(2),在第一导电类型外延层(2)的上表面向下开设有元胞沟槽(3)和终端沟槽(11),在元胞沟槽(3)内设有栅氧化层(4),在栅氧化层(4)内开设有呈阶梯型的屏蔽栅槽(5),在屏蔽栅槽(5)内设有屏蔽栅(6),屏蔽栅(6)与屏蔽栅槽(5)的形状吻合,在栅氧化层(4)的上表面向下开设有栅极槽(8),在栅极槽(8)内设有栅极导电多晶硅(10),栅极导电多晶硅(10)位于屏蔽栅(6)的上方,栅极导电多晶硅(10)与屏蔽栅(6)之间由第一间隔氧化层(7)隔开;
在终端沟槽(11)内设有场氧化层(12),在场氧化层(12)内开设有呈阶梯型的下层终端场板槽(13),在下层终端场板槽(13)内设有下层终端场板(14),下层终端场板(14)与下层终端场板槽(13)的形状吻合,在场氧化层(12)的上表面向下开设有上层终端场板槽(16),在上层终端场板槽(16)内设有上层终端场板(17),上层终端场板(17)与下层终端场板(14)之间由第二间隔氧化层(15)隔开;
在栅氧化层(4)与栅氧化层(4)之间以及栅氧化层(4)与场氧化层(12)之间设有第二导电类型体区(19),在第二导电类型体区(19)的上表面设有第一导电类型源极区(20)与源极金属柱(23),在上层终端场板(17)的上表面设有终端场氧化层条块(21),终端场氧化层条块(21)的外端部向下弯折,终端场氧化层条块(21...
【专利技术属性】
技术研发人员:吴宗宪,陈彦豪,
申请(专利权)人:苏州凤凰芯电子科技有限公司,
类型:新型
国别省市:江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。