一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法技术

本发明专利技术公开一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，属于VDMOS制备技术领域。首先提供衬底，在其表面形成外延层；制作P阱；制作源端和体接触端；进行高温栅氧干氧氧化SiO2分段生长的第一次生长；进行低温栅氧干氧氧化SiO2分段生长的第二次生长；进行多晶硅的光刻和腐蚀，形成多晶栅控制端。采用本发明专利技术可以降低了抗辐射VDMOS栅氧与多晶界面处的缺陷数量，提高了栅氧的反向击穿能力，提升了在单粒子辐照条件下的单粒子栅穿能力(SEGR)。

【技术实现步骤摘要】
一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法
本专利技术涉及VDMOS制备
，特别涉及一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法。
技术介绍
当前功率半导体在星载雷达、航空测控、核弹、通讯卫星、以及要有抵抗核爆环境能力的飞机、地面系统等装备中都离不开抗辐射高压功率器件；同时空间卫星电源管理模块大量使用分立器件抗辐射功率MOSFET作为电子开关，广泛地应用于电源转换、汽车电子、马达驱动、工业控制、电机控制、音频放大、高频振荡器、不间断电源、节能灯、逆变器等各种电力电子系统。抗辐射功率MOSFET器件，除了要满足常规的电学参数要求外，还要具备长期承受太空中各种电离辐射、高能粒子与宇宙射线等的抗辐射能力，所以功率MOSFET器件的阈值电压、漏端击穿电压、栅端击穿电压等都受此类电离辐射的影响，所以应用于航空航天领域的器件，都应具备抗总剂量辐射(TID)和抗单粒子效应(SEE)的能力。抗辐射加固(radiationhardened)工艺适用于抗辐射应用环境的功率MOSFET设计和制造。在空间环境应用中的VDMOS器件，单粒子效应成为其在大量重离子空间环境中使用的主要限制，单粒子效应主要包括单粒子烧毁(SEB)和单粒子栅穿(SEGR)。其中单粒子栅穿是指在功率MOSFET中，重离子穿过栅介质层后，导致在栅介质层中形成导电路径的破坏性的烧毁，也就是栅氧击穿。造成栅氧击穿的机理有两点：一是沿高能重离子入射形成的等离子体穿过栅氧后对栅介质造成的局部损伤；二是高能重离子穿透栅氧介质层后，进入硅衬底栅漏重叠区的Si/SiO2界面，由于产生的等离子体(电子-空穴对)在电场作用下向不同方向漂移，空穴迅速向栅极漂移，并在栅与体硅交接的Si-SiO2界面处累积，造成界面处的电势增加，使栅介质层两侧的电势差也随之增加，当电场强度超过栅氧击穿效应的临界场强时，栅氧出现反向击穿。研究深入分析发现，栅介质层质量和性能受制于栅介质层与多晶硅界面处的质量，低温湿氧生长的栅氧，界面缺陷多，表现在能带结构上，则是禁带中引入更多的能级和界面态，反向击穿电压增加后，更容易发生跃迁而使栅氧反向击穿，如图1所示。提高栅氧的反向击穿电压，必须改善栅氧与多晶界面态，提升栅氧在该界面的质量。在平面VDMOS制备工艺中，栅氧厚度约60-100nm的栅氧，多采用低温湿氧工艺来完成，该工艺特点生长速度快，但会存在Poly-Si界面处晶格失配、悬挂键、热应力、杂质原子等导致的界面态和陷阱电荷增加，产生栅氧击穿低。在VDMOS功率器件的制作工艺中，需要一个较浓的电阻率做衬底材料片，在衬底材料片上进行硅外延所需的电阻率和厚度，完成后进行VDMOS功率器件制作。由于采用常规栅氧工艺的VDMOS功率器件，在辐照环境下，栅氧反向击穿较低，则会发生栅氧反向击穿，形成单粒子栅穿效应(SEGR)，无法满足电路应用抗辐射的要求。
技术实现思路
本专利技术的目的在于提供一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，以解决现有的VDMOS功率器件在辐射环境下容易发生栅氧反向击穿，无法满足电路应用抗辐射要求的问题。为解决上述技术问题，本专利技术提供一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，包括：提供衬底，在其表面形成外延层；制作P阱；制作源端和体接触端；进行高温栅氧干氧氧化SiO2分段生长的第一次生长；进行低温栅氧干氧氧化SiO2分段生长的第二次生长；进行多晶硅的光刻和腐蚀，形成多晶栅控制端。可选的，所述衬底为高能度低电阻率的衬底，材料为硅或砷，其电阻率为0.002-0.004Ω·cm；所述外延层的电阻率为3-24Ohm，厚度为3um-50um。可选的，制作P阱包括：按照P阱光罩的图形形成P阱的图形；注入P型杂质并进行高温退火处理形成P阱；其中，所述P型杂质包括B和BF2，注入剂量为5E12-5E13cm-2，能量为50-80Kev。可选的，制作源端和体接触端包括：按照N+/P+光罩的图形分别形成源端和体接触端的图形；按照P+光罩的图形注入P型杂质并进行高温退火处理，形成P+体接触端；按照N+光罩的图形注入N型杂质并进行高温退火处理，形成N+源端；其中，所述P型杂质包括B和BF2，注入剂量为5E14-5E15cm-2，能量为50-100Kev；所述N型杂质包括P、As和In，注入剂量为5E14-1E16cm-2，能量为50-80Kev。可选的，进行SiO2第一次生长的温度为950℃-1050℃，生长厚度为10nm-30nm；进行SiO2第二次生长的温度为800℃-900℃，生长厚度为30nm-90nm。可选的，形成多晶栅控制端之后，所述提高抗辐射VDMOS的栅氧反向击穿加固工艺方法还包括：进行介质隔离层淀积，完成接触孔和金属淀积光刻，把源端、体接触端和多晶栅控制端全部接出来，形成VDMOS功率器件的完整结构。本专利技术具有以下有益效果：1.对栅氧反向击穿偏低问题进行分阶段栅氧生长加固工艺处理，实现降低多晶与栅氧界面处缺陷数目，有效的提升了栅氧反向击穿，从而降低了芯片发生单粒子栅烧毁；2.加工工艺简单，未增加新工序，可控性强，具有很强的可操作性。附图说明图1是常规栅氧工艺反向击穿示意图；图2是本专利技术提供的提高抗辐射VDMOS的栅氧反向击穿加固工艺方法的流程示意图；图3是提供衬底，在其表面形成外延层的示意图；图4是按照P阱光罩的图形形成P阱的图形示意图；图5是形成P阱的示意图；图6形成源端和体接触端的图形的示意图；图7是形成P+体接触端和N+源端的示意图；图8是栅氧氧化分段生长第一次生长示意图；图9是栅氧氧化分段生长第二次生长和多晶淀积光刻及腐蚀示意图；图10是加固栅氧工艺反向击穿示意图；图11是常规栅氧工艺反向击穿和加固栅氧工艺反向击穿的对比示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其流程如图2所示，包括如下步骤：步骤S21、提供衬底，在其表面形成外延层；步骤S22、制作P阱；步骤S23、制作源端和体接触端；步骤S24、进行高温栅氧干氧氧化SiO2分段生长的第一次生长；步骤S25、进行低温栅氧干氧氧化SiO2分段生长的第二次生长；步骤S26、进行多晶硅的光刻和腐蚀，形成多晶栅控制端。首先，提供衬底1，该衬底1具有高能度低电阻率的特性，其材料可以为硅或砷，在本实施例一中以硅衬底为例，电阻率为0.本文档来自技高网...

【技术保护点】
1.一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其特征在于，包括：/n提供衬底，在其表面形成外延层；/n制作P阱；/n制作源端和体接触端；/n进行高温栅氧干氧氧化SiO2分段生长的第一次生长；/n进行低温栅氧干氧氧化SiO2分段生长的第二次生长；/n进行多晶硅的光刻和腐蚀，形成多晶栅控制端。/n

【技术特征摘要】
1.一种提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其特征在于，包括：
提供衬底，在其表面形成外延层；
制作P阱；
制作源端和体接触端；
进行高温栅氧干氧氧化SiO2分段生长的第一次生长；
进行低温栅氧干氧氧化SiO2分段生长的第二次生长；
进行多晶硅的光刻和腐蚀，形成多晶栅控制端。


2.如权利要求1所述的提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其特征在于，所述衬底为高能度低电阻率的衬底，材料为硅或砷，其电阻率为0.002-0.004Ω·cm；所述外延层的电阻率为3-24Ohm，厚度为3um-50um。


3.如权利要求1所述的提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其特征在于，制作P阱包括：
按照P阱光罩的图形形成P阱的图形；
注入P型杂质并进行高温退火处理形成P阱；其中，所述P型杂质包括B和BF2，注入剂量为5E12-5E13cm-2，能量为50-80Kev。


4.如权利要求1所述的提高抗辐射VDMOS的栅氧反向击穿加固工艺方法，其特征在于，制作源端和...

【专利技术属性】
技术研发人员：徐海铭，徐政，贺琪，洪根深，吴建伟，赵文斌，廖远宝，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏;32