半导体装置及其制造方法制造方法及图纸

本发明专利技术涉及一种双极晶体管半导体装置，包括：衬底层；由衬底层支撑的集电极外延层；由集电极外延层的一部分支撑的基极区域；以及由基极区域的一部分支撑的发射极区域，其中，发射极区域包括多晶硅材料。

Semiconductor device and manufacturing method

【技术实现步骤摘要】
半导体装置及其制造方法
本公开涉及半导体装置、制造半导体装置的方法以及包括半导体装置的电子装置。更具体地，本公开涉及双极结型晶体管(BJT)半导体装置，也称为双极晶体管。
技术介绍
双极晶体管通常用于模拟电路和数字电路中的电流放大。在其最简单的形式中，如图1所示，离散NPN双极晶体管100包括电耦接到发射极端子101a的发射极区域101、电耦接到集电极端子103a的集电极区域103和电耦接到基极端子102a的基极区域102。当以共发射极模式被构造时，这种双极晶体管100可以作为电流放大器工作，使得输入基极电流IB的小变化可以导致输出集电极/发射极电流IC的大变化。双极晶体管的电流放大特性由电流增益或放大系数hFE(也称为β)控制。经放大的输出集电极/发射极电流IC的大小通常由双极晶体管的hFE和基极电流IB的乘积来定义。通常，高电流增益hFE特性是优选的，使得仅由小基极电流驱动的双极晶体管可以进入高集电极电流的装置饱和。传统的BJT通常具有范围从约10到500的hFE值。传统的离散双极晶体管装置结构包括在集电极外延层内形成的扩散发射极和基极。发射极接触端子和基极接触端子位于装置晶圆前部104上，集电极端子位于晶圆后部105上。为了实现具有高hFE的双极晶体管，装置必须实现高发射极葛谋数(Gummelnumber)。发射极葛谋数是用于测量晶体管的发射极效率的参数并且与发射极的有效掺杂有关，发射极葛谋数受到带隙变窄和载流子寿命的限制。虽然技术人员将意识到该参数可以用于评估和帮助双极晶体管设计的工艺，但是葛谋数在晶体管设计中的应用的详细讨论不在本公开的范围内。此外，对于双极晶体管，还需要低的基极葛谋数。该数值与总的基极掺杂有关，并且受击穿电压BVCBO的限制。BVCBO是发射极浮置时的集电极-基极击穿电压。限制在于基极必须包含总临界掺杂以包含BVCBO的耗尽区域，否则会发生穿通(punch-through)。因此，为了实现双极晶体管的高hFE，发射极必须是高掺杂的，基极必须是低掺杂的并且/或宽度尽可能窄。为了实现hFE值为700或更大的双极晶体管，传统工艺受限于可获得的最大有效发射极掺杂剂和与产生低掺杂和窄基极相关的工艺扩展(即，装置之间和装置内的性质/特性的变化)。实际上，对于窄的基极，基极宽度可能变得非常难以控制。由于掺杂较高，晶体管的发射极扩散得比基极更快。这样，对于非常窄的基极，最轻微的掺杂变化将导致基极区域的不均匀分布。随着基极变得更窄，在炉中的给定时间内，基极的不均匀分布将恶化。应用已知的工艺，可制造hFE为1000或更高的离散双极晶体管，但代价是损害装置的性能，诸如必须接受大的工艺扩展(即，由于具有低掺杂和窄基极造成的)，导致相当大的成品率损失，或必须使用达林顿晶体管(Darlingtontransistor)布置，这使得晶体管不可能进入饱和(因为它防止VBC改变极性)，这会限制晶体管可传导的最大电流，从而限制装置的额定值。众所周知，基于多晶硅发射极的晶体管可以应用于高频应用的集成芯片IC中。通常，在IC中采用的这种晶体管在晶圆的一侧(即，晶圆前侧)具有它们的发射极、基极和集电极接触。然而，在诸如双极晶体管的离散高电流晶体管的领域中，还没有采用基于多晶硅发射极的晶体管，所述基于多晶硅发射极的晶体管在晶圆的与基极和发射极接触相反的一侧(即，晶圆背面)上具有集电极接触，从而对于给定管芯尺寸为晶体管提供高集电极电流的能力。IC工艺要求是，对于给定的管芯尺寸，电流在晶体管的集电极区域中横向流动，然后回到晶圆前面以用于接触。因为发射极面积可能减小，这导致电流增益曲线下降到更低的集电极电流IC，并且由于电流需要横向流动到正面上的集电极触点，会进一步增加了集电极区域的电阻。考虑到前述内容，设计了本专利技术的多个方面和实施例。
技术实现思路
根据本专利技术的一方面，提供了一种双极晶体管半导体装置，包括：衬底层；由衬底层支撑的集电极外延层；由集电极外延层的一部分支撑的基极区域；以及由基极区域的一部分支撑的发射极区域，其中，发射极区域包括多晶硅材料。可选地，衬底层可以包括掺杂有锑(Sb)、砷(As)和磷(P)中的至少一种的硅(Si)。可选地，集电极外延层可以包括掺杂有砷(As)和磷(P)中的至少一种的硅(Si)。可选地，基极区域可以包括掺杂有硼(B)的硅(Si)。可选地，发射极区域可以包括掺杂砷(As)的硅(Si)或多晶硅。可选地，发射极区域可以包括掺杂有磷(P)的硅(Si)或多晶硅。可选地，该装置还可以包括钛(Ti)层和/或铝(Al)层，钛层和/或铝层由集电极外延层、基极区域和发射极区域支撑。可选地，钛层和/或铝层还可包括AlSi和/或AlSiCu。可选地，该装置还可以包括AlSi层，AlSi层由集电极外延层、基极区域和发射极区域支撑。可选地，该装置还可以包括AlSiCu层，AlSiCu层由集电极外延层、基极区域和发射极区域支撑。可选地，该装置可以包括用于组装件的背面金属叠层。根据本专利技术的另一方面，提供了一种制造双极晶体管半导体装置的方法，该双极晶体管半导体装置包括衬底层、集电极外延层、发射极区域和基极区域，该方法包括：在衬底层的表面上形成集电极外延层；在集电极外延层的一部分上形成基极区域；以及在基极区域的一部分上形成发射极区域，并且其中，发射极包括多晶硅材料。可选地，在衬底层的表面上形成集电极外延层可以包括：在高掺杂N衬底上沉积低掺杂N外延层。可选地，在集电极外延层的一部分上形成基极区域可以包括：在集电极外延层的基极区域的一部分上形成开口；在集电极外延层的开口部上形成等离子体氧化物层，以形成基极区域。可选地，在所述基极区域的一部分中形成发射极区域可以包括：去除基极区域的一部分中的区域；在所述区域中沉积多晶硅材料层；以及用高剂量的掺杂剂注入该区域以形成发射极区域。附图说明为了更完整地理解本公开，现在结合仅作为非限制性示例提供的附图来参考以下描述，在附图中：图1示出了离散双极晶体管，其包括电耦接到发射极端子的发射极区域、电耦接到集电极端子的集电极区域和电耦接到基极端子的基极区域；图2a至图2l示出了根据本专利技术的一个或多个实施例的用于制造NPN双极结型晶体管半导体装置的工艺步骤。具体实施方式现在将参照图2a至2l，仅作为示例，提供根据一个或多个实施例的双极晶体管的制造工艺的逐步描述。在该示例中，双极装置是NPN装置。等效的PNP装置可以通过简单地交换掺杂剂N和掺杂剂P来实现。图2a示出了根据实施例的用于制造半导体装置的初始衬底201。在这个阶段，在衬底201的顶表面上沉积集电极外延层201a，使得半导体装置可以包括沉积在高掺杂N衬底201上的低掺杂N集电极外延层。对于约1mΩcm至10mΩcm范围内的衬底电阻率，衬底201中的N掺杂实质上比集电极外延层中的N掺杂高例如10000倍。在该示例中，需要对本文档来自技高网...

【技术保护点】
1.一种双极晶体管半导体装置，包括：/n衬底层；/n由所述衬底层支撑的集电极外延层；/n由所述集电极外延层的一部分支撑的基极区域；以及/n由所述基极区域的一部分支撑的发射极区域，其中，所述发射极区域包括多晶硅材料。/n

【技术特征摘要】
20181206 EP 18210783.91.一种双极晶体管半导体装置，包括：
衬底层；
由所述衬底层支撑的集电极外延层；
由所述集电极外延层的一部分支撑的基极区域；以及
由所述基极区域的一部分支撑的发射极区域，其中，所述发射极区域包括多晶硅材料。


2.如权利要求1所述的双极晶体管半导体装置，其中，所述衬底层包括掺杂有锑(Sb)、砷(As)和磷(P)中的至少一种的硅(Si)。


3.如权利要求1或2所述的双极晶体管半导体装置，其中，所述集电极外延层包括掺杂有砷(As)和磷(P)中的至少一种的硅(Si)。


4.如前述权利要求中的任一项所述的双极晶体管半导体装置，其中，所述基极区域包括掺杂有硼(B)的硅(Si)。


5.如前述权利要求中的任一项所述的双极晶体管半导体装置，其中，所述发射极区域包括掺杂有砷(As)的硅(Si)或多晶硅。


6.如前述权利要求中的任一项所述的双极晶体管半导体装置，其中，所述发射极区域包括掺杂有磷(P)的硅(Si)或多晶硅。


7.如前述权利要求中的任一项所述的双极晶体管半导体装置，还包括钛(Ti)层和/或铝(Al)层，所述钛层和/或铝层由所述集电极外延层、所述基极区域和所述发射极区域支撑。


8.如权利要求7所述的双极晶体管半导体装置，其中，所述钛层和/或铝层还包括AlSi和/或AlSiCu。


9.如权利要求1至6中的任一...

【专利技术属性】
技术研发人员：斯特凡·伯格伦德，斯特芬·霍兰，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：荷兰;NL