【技术实现步骤摘要】
本公开的一些方面总体涉及四层半导体器件。本公开的其他方面涉及静电放电esd(electrostatic discharge)以及包括静电放电esd的保护电路。
技术介绍
1、在系统级esd保护器件中应用可控硅整流器scr(silicon-controlledrectifier)的一个主要挑战是通常约为1.5v的低保持电压vh。特别是在高压产品中，vop＞5v的工作电压远远超过保持电压。这承受了在正常操作期间非故意esd触发的风险，即闩锁，并且因此这种设备类型往往不合适。原因在于，对于直接或间接连接到电源的引脚，例如汽车电池，scr的不正确触发可能导致系统的电干扰，或者甚至更严重的是，由于高静态能量耗散而导致esd部件的损坏。
2、标准scr的典型工作电压限度约为5v。为了将保持电压增加到高于工作电压的电平，串联布置若干scr。对于较高的操作电压，由于衬底寄生效应，该方法通常不再可行。当然，完全隔离的器件技术，例如当使用绝缘体上硅(soi)材料时所提供的那些技术，提供了通过简单的器件堆叠来增加保持电压的选择。然而，不利的方面是由于硅的基本面和材料成本导致的高投资。
技术实现思路
1、本公开的各方面涉及，在该四层半导体器件中不发生或几乎不发生上述一个或多个缺点。
2、下面阐述了本文公开的一些实施例各方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各个方面和/或方面的
3、根据本公开的一方面，提供了一种四层半导体器件，该四层半导体器件包括第一电荷类型的半导体衬底，和布置在半导体衬底上的外延层，在该外延层中形成第二电荷类型的第一区域和第二电荷类型的第二区域。例如，第一电荷类型可以对应于p型，而第二电荷类型可以对应于n型。
4、该四层半导体器件还包括形成在第一区域中的第一电荷类型的第一接触区域，以及电连接到第一接触区域的第一器件端子。第一器件端子可以例如使用一个或多个例如金属层等导电层来形成，一个或多个导电层布置在第一接触区域上方并且与第一接触区域接触。
5、该四层半导体器件还包括形成在第二区域中的第二电荷类型的第二接触区域，以及电连接到第二接触区域的第二器件端子。类似于第一器件端子，第二器件端子可以使用一个或多个例如金属层等导电层来形成，一个或多个导电层布置在第二接触区域上方并与第二接触区域接触。
6、该四层半导体器件还包括电绝缘，该电绝缘至少部分地在外延层内延伸，并且防止电流在第一器件端子和第二器件端子之间流动，从而该电流不至少部分地流过半导体衬底。
7、在上述类型的四层半导体器件中，形成两个双极型晶体管。使用第一电荷类型的第一接触区域、第二电荷类型的第一区域和第一电荷类型的半导体衬底形成第一双极型晶体管。使用第二电荷类型的第二接触区域和第二区域、第一电荷类型的半导体衬底和第二电荷类型的第一区域形成第二双极型晶体管。当第一电荷类型对应于p型而第二电荷类型对应于n型时，第一双极型晶体管对应于pnp晶体管，该pnp晶体管的发射极由第一接触区域形成，基极由第一区域形成，集电极由半导体衬底形成。第二双极型晶体管对应于npn晶体管，该npn晶体管的发射极由第二区域和第二接触区域形成，基极由半导体衬底形成，集电极由第一区域形成。因此，第二双极型晶体管的基极电连接至第一双极型晶体管的集电极，并且第一双极型晶体管的基极电连接至第二双极型晶体管的集电极。
8、电绝缘至少部分地延伸到外延层内，从而防止电流在第一器件端子和第二器件端子之间流动，从而该电流不至少部分地流过半导体衬底。换句话说，第一双极型晶体管的基极与第二双极型晶体管的发射极没有直接电连接。因此，第一双极型晶体管的基极电流必须流经第二双极型晶体管的集电极。
9、在上述第一电荷类型对应于p型而第二电荷类型对应于n型的示例中，通过相对于第二器件端子在第一器件端子处增加足够的电势来激活单向操作模式。对于该特定极性，第一双极型晶体管可以通过在面向半导体衬底的第一区域的边缘的雪崩击穿或者跨越第一区域的耗尽区域的穿通来激活，但是本申请也适用于可以激活第一双极型晶体管或第二双极型晶体管的其他机制。利用pnp双极作用，空穴电流被注入到第二双极型晶体管的p型基极中，从而使其导通。接着，电子被泵入第一双极型晶体管的基极，从而增强其作用。显然，在两个双极型晶体管之间的典型再生过程开始。假如互连的pnp和npn的晶体管电流增益(例如集电极电流和基极电流的比值)足够高，这导致公知的自持闩锁操作(self-sustained latch-up operation)。对于第一双极型晶体管和第二双极型晶体管的基极中的相对低的掺杂浓度，这是导致在触发到高电流状态时产生的大约1.5v的典型低保持电压的情况。
10、更准确地说，四层半导体器件迅速恢复到其1.5v的典型保持电压的闭锁条件理论上取决于第一双极型晶体管和第二双极型晶体管的电流增益乘积。如果当前增益乘积达到一，则满足再生过程的条件，并且四层结构可以闩锁(latch)。
11、将保持电压增加到更高的值的已知方法是增加第一双极型晶体管和第二双极型晶体管的基极中的掺杂水平。由此，晶体管电流增益减小。对于作为四层半导体器件的示例的可控硅整流器scr，已知一种用于增加保持电压的类似技术。这种scr被称为“受抑scr”。
12、根据本公开的一方面，第一双极型晶体管和/或第二双极型晶体管的电流增益的乘积以不同的方式减小。这种减少是利用延伸穿过外延层并进入半导体衬底的电绝缘而获得的。以这种方式，在电绝缘下的第一双极型晶体管和第二双极型晶体管的有效基极长度被扩展，从而减小了第一双极型晶体管和/或第二双极型晶体管的电流增益。
13、应当注意，使用电绝缘获得的电流增益的降低，更具体地说电流增益乘积的降低，可以与已知技术组合，例如增加第一双极型晶体管和第二双极型晶体管的基极中的掺杂浓度。
14、上述类型的四层半导体器件中的半导体衬底形成第一电荷类型的相对厚的区域，该相对厚的区域承载第二双极型晶体管的全部发射极电流和第一双极型晶体管的全部基极电流。在本公开的上下文中，半导体衬底应当被解释为由半导体材料形成的衬底，并且可以由提供该功能的一个或多个半导体层组成。在一个实施例中，半导体衬底包括四层半导体器件的在施加外延层生长之前形成的部分。在本公开的上下文中，衬底可以具有5和1000微米之间的厚度，可以是n型或p型，和/或可以是高掺杂的。对于两种极性，掺杂浓度优选在1016和1021#/cm3之间的范围内，更优选在1018和1020#/cm3之间的范围内。或者，衬底可以具有较低的掺杂浓度，例如1013-1026#/cm3，并且可以在衬底和外延层之间的界面处提供高掺杂的埋层，其掺杂浓度处于1016-1021#/cm3之间的范围内，更优选处于1018-1020#/cm3之间的范围内。
15、电绝缘可以延伸通过本文档来自技高网...
【技术保护点】
1.一种四层半导体器件(100；200；300；400；500)，包括：
2.根据权利要求1所述的四层半导体器件，其中，所述衬底的掺杂浓度处于1016和1021#/cm3之间的范围，更优选处于1018和1020#/cm3之间的范围。
3.根据权利要求1或2所述的四层半导体器件，其中，所述电绝缘包括第一绝缘和与所述第一绝缘分开的第二绝缘，其中，所述第一绝缘布置在所述第一区域与所述第二绝缘之间，并且其中，所述第二绝缘布置在所述第二区域与所述第一绝缘之间。
4.根据前述权利要求中任一项所述的四层半导体器件，其中，所述电绝缘包括深槽隔离(106；106A，106B)，或者在从属于权利要求3的情况下，所述第一绝缘和所述第二绝缘包括深槽隔离(106；106A，106B)。
5.根据前述权利要求中的任一项所述的四层半导体器件，其中，所述第一区域和所述第二区域形成连续区域。
6.根据前述权利要求中的任一项所述的四层半导体器件，还包括形成在所述第二区域中的所述第一电荷类型的第四接触区域(104B)，其中，所述第二器件端子电连接到所述第四接
7.根据前述权利要求中任一项所述的四层半导体器件(200)，其中，所述外延层是所述第一电荷类型，并且其中，所述四层半导体器件还包括：
8.根据权利要求7所述的四层半导体器件，还包括：
9.根据权利要求7-8中任一项所述的四层半导体器件，其中，所述四层半导体器件还包括：
10.根据权利要求1-6中的任一项所述的四层半导体器件(300)，其中，所述外延层是所述第二电荷类型的并且形成所述第一区域和所述第二区域。
11.根据权利要求10所述的四层半导体器件，其中，所述第一区域包括所述第二电荷类型的第五阱(103A3)，所述第一接触区域以及在从属于权利要求6的情况下的所述第三接触区域形成在所述第五阱中，并且其中，所述第二区域包括所述第二电荷类型的第六阱(103B3)，所述第三接触区域以及在从属于权利要求6的情况下的所述第四接触区域形成在所述第六阱中，所述第五阱和所述第六阱优选地形成连续阱。
12.根据权利要求10-11中的任一项所述的四层半导体器件，其中，所述第一区域包括第二电荷类型的隐埋式第七阱，所述隐埋式第七阱布置在所述半导体衬底与所述第一区域之间并且与所述第一区域分开，并且其中，所述第二区域包括第二电荷类型的隐埋式第八阱，所述隐埋式第八阱布置在所述半导体衬底与所述第二区域之间并且与所述第二区域分开；
13.根据前述权利要求中任一项所述的四层半导体器件，其中：
14.根据前述权利要求中任一项所述的四层半导体器件，其中，所述四层半导体器件是可控硅整流器SCR。
15.一种静电放电ESD保护器件(700)，用于使放电电流能够从待保护的节点流到地节点等参考节点，所述ESD保护器件包括如前述权利要求中的任一项所述的四层半导体器件，其中所述第一二极管端子电连接到所述待保护的节点，并且其中所述第二二极管端子电连接到所述参考节点。
...【技术特征摘要】
1.一种四层半导体器件(100；200；300；400；500)，包括：
2.根据权利要求1所述的四层半导体器件，其中，所述衬底的掺杂浓度处于1016和1021#/cm3之间的范围，更优选处于1018和1020#/cm3之间的范围。
3.根据权利要求1或2所述的四层半导体器件，其中，所述电绝缘包括第一绝缘和与所述第一绝缘分开的第二绝缘，其中，所述第一绝缘布置在所述第一区域与所述第二绝缘之间，并且其中，所述第二绝缘布置在所述第二区域与所述第一绝缘之间。
4.根据前述权利要求中任一项所述的四层半导体器件，其中，所述电绝缘包括深槽隔离(106；106a，106b)，或者在从属于权利要求3的情况下，所述第一绝缘和所述第二绝缘包括深槽隔离(106；106a，106b)。
5.根据前述权利要求中的任一项所述的四层半导体器件，其中，所述第一区域和所述第二区域形成连续区域。
6.根据前述权利要求中的任一项所述的四层半导体器件，还包括形成在所述第二区域中的所述第一电荷类型的第四接触区域(104b)，其中，所述第二器件端子电连接到所述第四接触区域。
7.根据前述权利要求中任一项所述的四层半导体器件(200)，其中，所述外延层是所述第一电荷类型，并且其中，所述四层半导体器件还包括：
8.根据权利要求7所述的四层半导体器件，还包括：
9.根据权利要求7-8中任一项所述的四层半导体器件，其中，所述四层半导体器件还包括：
1...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。