【技术实现步骤摘要】
本公开涉及静电放电(esd)保护领域，且特别地，涉及一种在半导体材料中实现的esd保护半导体装置。
技术介绍
1、沟槽栅极金属氧化物半导体(mos)场效应晶体管(fet)通常包括朝向mosfet的第一主表面的源极区和形成在与第一主表面相对的第二主表面上的漏极区。源极区和漏极区具有相同的导电类型。
2、在源极区和漏极区之间设置沟道容纳区，即主体区，该沟道容纳区具有与源极区和漏极区不同的导电类型。在源极区和漏极区之间构造导电沟道以确保mosfet导通。为了便于产生这种沟道，提供了接近沟道容纳区但不与其电接触的沟槽栅极。
3、典型的沟槽栅极mosfet是电流从一个表面竖直地传导到另一个表面，以便实现高驱动能力。这可以通过在芯片上封装沟槽来实现，沟槽的深度足以穿过顶表面下方的相反掺杂的主体区，即沟道容纳区。
4、栅极沟槽通常设置有某种氧化物，以确保栅电极与沟道容纳区电隔离。在栅极沟槽处提供偏置电压将产生电场，该电场延伸到沟道容纳区中，并因此局部耗尽和/或反转沟道容纳区。
5、沟槽栅极mosfet能够应付例如在100v或以上的范围中的高电压操作。此外，这种mosfet能够应付源极区和漏极区之间的高反向偏置电压，而不会使mosfet击穿或通过任何显著的反向电流。
6、通常通过在漏极区和沟道容纳区之间引入漂移区来实现上述效果，其中漂移区具有与源极区和漏极区相同的导电类型。然而，漂移区通常具有较低的掺杂浓度。漏极区在与沟道容纳区的界面处形成pn节，用以阻挡该反向偏置电流。
8、当将更传统的横向mosfet与竖直沟槽-栅极mosfet进行比较时，如上所述，很明显在竖直沟槽-栅极mosfet中，沟道区是沿着沟槽的竖直壁而不是横向设计的。这允许装置的每单位面积具有高密度的沟道，即每个沟槽两个沟道。
9、mosfet的一个缺点是它们可能易于静电放电esd。这同样适用于其它类型的半导体装置。
技术实现思路
1、下面阐述了本文公开的某些示例的方面的概述。应当理解，这些方面仅被呈现以向读者提供这些特定实施例的简要概述，并且这些方面不旨在限制本公开的范围。实际上，本公开可以涵盖可能未阐述的各种方面和/或方面的组合。
2、本公开的目的在于提供一种静电放电(esd)保护半导体装置，用以提供另一半导体装置的第一端子与第二端子之间的静电放电保护。
3、本公开的另一目的是提供一种金属氧化物半导体(mos)场效应晶体管(fet)mosfet，其中mosfet还包括根据本公开的esd保护半导体装置。
4、在第一方面，提供了一种静电放电(esd)保护半导体装置，其用于在另一半导体装置的第一端子和第二端子之间提供esd保护，该esd保护装置包括具有第一主表面的半导体主体，其中该半导体装置还包括被布置为连接到另一半导体装置的第一端子的第一esd端子、被布置为连接到该另一半导体装置的第二端子的第二esd端子、以及浮置端子，并且其中该半导体主体还包括：
5、-第一导电类型的第一esd区，所述第一esd区从所述第一主表面延伸到所述半导体主体中，其中，所述第一esd区包括：
6、-第二导电类型的第一二极管区，其中所述第一二极管区连接到所述第一esd端子；
7、-第二导电类型的第二二极管区，其与所述第一二极管区间隔开，其中所述第二二极管区连接到所述浮置端子；
8、-第一导电类型的第二esd区，所述第二esd区从所述第一主表面延伸到所述半导体主体中，其中，所述第二esd区包括：
9、-第二导电类型的第三二极管区，其中所述第三二极管区连接到所述浮置端子；
10、-第二导电类型的第四二极管区，其与所述第三二极管区间隔开，其中所述第四二极管区连接到所述第二esd端子，
11、其中，从所述esd保护半导体装置的垂直于所述第一主表面的视图来看，所述第一esd区和所述第二esd区都是纵长的(elongated)，并且其中
12、-所述浮置端子包括多个单独的浮置条，所述多个单独的浮置条被提供为彼此电隔离，并且每个浮置条用于提供所述第二二极管区和所述第三二极管区之间的单独的连接。
13、本专利技术具有优于较传统esd保护的若干优点。
14、首先，专利技术人已经发现，将esd保护并入半导体主体中可能是有益的。也就是说，二极管实际上在半导体主体中实现，例如在硅材料中实现。这可以确保漏电流相对较低，例如几个毫微安。
15、第二，另一优点在于，在所述esd保护半导体装置的顶视图中，所述esd保护半导体装置是纵长的，并且其中所述浮置端子包括单独的、电隔离的浮置条，用于提供所述第二二极管区和所述第三二极管区之间的连接。
16、这个方面的主要优点是改善了半导体材料的有源区域。二极管的跨度可以被减小，例如减小到大约14.5μm，如稍后参考附图将显而易见的。
17、引入浮置端子的新设计满足了设计esd保护时需要考虑的不同设计规则。本公开公开了创建单独的、电隔离的浮置条。这意味着这些条将不会“覆盖”纵长的esd保护半导体装置的整个跨度。
18、后续浮置条之间的空间可用于连接到另一半导体装置的第一和/或第二端子。这有利于减小esd保护半导体装置的尺寸，并因此有利于改善有源区域。
19、上述esd半导体装置有效地在另一半导体装置的第一端子和第二端子之间引入了四个背对背二极管的，因为在两种半导体材料类型之间存在四个界面或边界。二极管的取向是二极管的阴极彼此连接。这是通过esd区和在该相应esd区内部的特定二极管区的布局来实现的。
20、通常，第一导电类型是n型，并且其中第二导电类型是p型，反之亦然。
21、注意的是，esd保护装置对于保护mosfet的12伏特的栅极-源极电压可能特别有用。在要保护较高电压的情况下，在设计中可以使用甚至更多的二极管。因此，可以使用六个、八个或甚至十个二极管来代替四个二极管。因此，本公开不限于四个二极管，而是限于至少四个二极管。
22、在示例中，esd保护装置包括第一隔离沟槽、第二隔离沟槽和第三隔离沟槽，其中所述三个沟槽中的每一个从主表面延伸到半导体主体中，并且其中所述第一esd区被定向在所述第一隔离沟槽和所述第二隔离沟槽之间，并且其中所述第二esd区被定向在所述第二隔离沟槽和所述第三隔离沟槽之间。
23、本专利技术人发现，引入隔离沟槽以确保esd保护半导体装置的功能不影响另一半导体装置的功能是有益的。
24本文档来自技高网...
【技术保护点】
1.一种静电放电保护半导体装置，其用于在另一半导体装置的第一端子和第二端子之间提供静电放电保护，所述静电放电保护半导体装置包括具有第一主表面的半导体主体，其中所述静电放电保护半导体装置还包括布置为连接到另一半导体装置的第一端子的第一静电放电端子、布置为连接到所述另一半导体装置的第二端子的第二静电放电端子、以及浮置端子，并且其中所述半导体主体还包括：
2.根据权利要求1所述的静电放电保护半导体装置，其中所述静电放电保护装置包括第一隔离沟槽、第二隔离沟槽和第三隔离沟槽，其中所述三个隔离沟槽中的每一个从所述第一主表面延伸到所述半导体主体中，且其中所述第一静电放电区定向在所述第一隔离沟槽与所述第二隔离沟槽之间，且其中所述第二静电放电区定向在所述第二隔离沟槽与所述第三隔离沟槽之间。
3.根据前述权利要求中任一项所述的静电放电保护半导体装置，其中，在所述静电放电保护半导体装置的所述顶视图中，所述静电放电保护半导体装置的形状是几何形状，从而包围所述半导体主体的半导体材料。
4.根据权利要求3所述的静电放电保护半导体装置，其中所述被包围的半导体材料将连接到所述
5.根据权利要求3-4中任一项所述的静电放电保护半导体装置，其中，在所述顶视图中看，所述第一静电放电区和所述第二静电放电区各自都是无端环，从而包围所述半导体主体的所述半导体材料。
6.根据前述权利要求中任一项所述的静电放电保护半导体装置，其中，在所述静电放电保护半导体装置的垂直于所述第一主表面的视图中看：
7.一种金属氧化物半导体场效应晶体管，其具有实现在半导体材料中的栅极焊盘和源极焊盘，其中所述金属氧化物半导体场效应晶体管还包括根据前述权利要求中任一项所述的静电放电保护半导体装置。
8.根据权利要求7所述的金属氧化物半导体场效应晶体管，其中所述静电放电保护半导体装置与所述金属氧化物半导体场效应晶体管的所述栅极焊盘对准，使得所述第一静电放电端子连接到所述栅极焊盘。
9.一种制造根据权利要求1至6中任一项所述的静电放电保护半导体装置的方法，其中所述方法包括以下步骤：
10.根据权利要求9所述的方法，其中所述方法还包括以下步骤：
11.根据权利要求9至10中任一项所述的方法，其中，所述静电放电保护半导体装置被形成为，使得在所述静电放电保护半导体装置的顶视图中，所述静电放电保护半导体装置的形状是几何形状，从而包围所述半导体主体的半导体材料。
12.根据权利要求11所述的方法，其中，在所述顶视图中看，所述第一静电放电区和所述第二静电放电区各自为无端环，从而包围所述半导体主体的所述半导体材料。
13.根据权利要求9至12中任一项所述的方法，其中所述静电放电保护半导体装置被形成为，使得在所述静电放电保护半导体装置的垂直于所述第一主表面的所述视图中看：
...【技术特征摘要】
1.一种静电放电保护半导体装置，其用于在另一半导体装置的第一端子和第二端子之间提供静电放电保护，所述静电放电保护半导体装置包括具有第一主表面的半导体主体，其中所述静电放电保护半导体装置还包括布置为连接到另一半导体装置的第一端子的第一静电放电端子、布置为连接到所述另一半导体装置的第二端子的第二静电放电端子、以及浮置端子，并且其中所述半导体主体还包括：
2.根据权利要求1所述的静电放电保护半导体装置，其中所述静电放电保护装置包括第一隔离沟槽、第二隔离沟槽和第三隔离沟槽，其中所述三个隔离沟槽中的每一个从所述第一主表面延伸到所述半导体主体中，且其中所述第一静电放电区定向在所述第一隔离沟槽与所述第二隔离沟槽之间，且其中所述第二静电放电区定向在所述第二隔离沟槽与所述第三隔离沟槽之间。
3.根据前述权利要求中任一项所述的静电放电保护半导体装置，其中，在所述静电放电保护半导体装置的所述顶视图中，所述静电放电保护半导体装置的形状是几何形状，从而包围所述半导体主体的半导体材料。
4.根据权利要求3所述的静电放电保护半导体装置，其中所述被包围的半导体材料将连接到所述另一半导体装置的所述第一端子。
5.根据权利要求3-4中任一项所述的静电放电保护半导体装置，其中，在所述顶视图中看，所述第一静电放电区和所述第二静电放电区各自都是无端环，从而包围所述半导体主体的所述半导体材料。
6.根据前述权利要...
【专利技术属性】
技术研发人员：奇莫伊·考德，马诺耶·库马尔，基里安·翁，
申请(专利权)人：安世有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。