IGBT器件及其制造方法技术

本发明专利技术公开了一种IGBT器件，包括：漂移区，阱区，电荷存储层和多个沟槽，各沟槽穿过P型体区和电荷存储层进入到漂移区中；单元结构中包括一个栅极结构以及其两侧的第二屏蔽电极结构；源区形成于栅极结构的多晶硅栅两侧的阱区中，源区和阱区都通过顶部的接触孔连接到金属源极，栅极结构底部的第一屏蔽电极结构和第二屏蔽电极结构的屏蔽多晶硅都通过对应的接触孔连接到金属源极。本发明专利技术还公开了一种IGBT器件的制造方法。本发明专利技术能同时改善器件的饱和压降、关断损耗以及抗冲击的性能。

IGBT device and its manufacturing method

【技术实现步骤摘要】
IGBT器件及其制造方法
本专利技术涉及一种半导体集成电路制造领域，特别是涉及一种IGBT器件；本专利技术还涉及一种IGBT器件的制造方法。
技术介绍
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，IGBT)和金属氧化物半导体场效应晶体管(MOSFET)为标志的半导体功率器件是当今电力电子领域器件的主流，其中，IGBT器件是一种电压控制的MOSFET和双极型三极管(BJT)的复合型器件。从结构上，IGBT的结构与垂直双扩散金属氧化物半导体场效应晶体管(VDMOS)相似，只是将VDMOS的N+衬底换为P+衬底，引入的电导调制效应，克服了VDMOS本身固有的导通电阻与击穿电压的矛盾，从而使IGBT同时具有双极型功率晶体管和MOSFET的共同优点：输入阻抗高、输入驱动功率小、导通压降低、电流容量大、开关速度快等。由于IGBT独特的、不可取代的性能优势使其自推出实用型产品便在诸多领域得到广泛的应用，例如：太阳能发电、风力发电、动车、高铁、新能源汽车以及众多能量转换领域。为了进一步降低IGBT的导通压降，IGBT的栅极结构从平面栅结构优化到沟槽栅结构，沟槽栅IGBT将沟道从横向变为纵向，消除了导通电阻中JFET的影响。同时缩小了原胞尺寸即步进(pitch)，大大提高原胞密度，每个芯片的沟道总宽度增加，减小了沟道电阻。另一方面，由于多晶硅栅面积增大，减少了分布电阻，有利于提高开关速度。IGBT的饱和压降(Vcesat)和关断损耗以及抗冲击能力是衡量IGBT器件的几个重要指标。饱和压降是衡量IGBT产品导通损耗的重要参数，降低IGBT饱和压降可以有效降低IGBT功率损耗，减小产品发热，提高功率转换效率。耐压特性也是是产品的最重要参数之一。降低关断损耗可以最大限度的降低IGBT在高频下的功率损耗。IGBT产品抗冲击能力的主要体现就是产品抗短路能力，是体现产品可靠性的重要参数指标。随着技术的发展，对IGBT的性能要求越来越高，如何更加灵活地调整饱和压降(Vcesat)与关断损耗(Eoff)的折中关系，在保证饱和压降不增大的前提下更好的优化开关损耗，同时提高器件的抗冲击能力以实用于高功率转换领域，成为本领域技术人员一直最求的目标。
技术实现思路
本专利技术所要解决的技术问题是提供一种IGBT器件，能同时改善器件的饱和压降、关断损耗以及抗冲击的性能。为此，本专利技术还提供一种IGBT器件的制造方法。为解决上述技术问题，本专利技术提供的IGBT器件包括：漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成。第二导电类型掺杂的阱区，形成于所述漂移区表面。在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区。电荷存储层，所述电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述阱区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述阱区中。多个沟槽，各所述沟槽穿过所述阱区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；一个所述IGBT器件的单元结构中包括一个栅极结构以及形成于所述栅极结构两侧的第二屏蔽电极结构，在所述栅极结构的每一侧包括至少一个所述第二屏蔽电极结构。所述栅极结构包括形成于一个对应的所述沟槽中的第一屏蔽多晶硅和多晶硅栅的叠加结构，所述第一屏蔽多晶硅组成第一屏蔽电极结构。所述多晶硅栅位于所述第一屏蔽多晶硅的顶部，所述第一屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第一屏蔽介质层隔离，所述第一屏蔽多晶硅和所述多晶硅栅之间通过多晶硅间介质层隔离，所述多晶硅栅和所述沟槽的侧面之间通过栅介质层隔离。所述第二屏蔽电极结构由填充于所述栅极结构两侧的所述沟槽中的第二屏蔽多晶硅组成。所述第二屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第二屏蔽介质层隔离。被所述多晶硅栅侧面覆盖的所述阱区的表面用于形成沟道。由第一导电类型重掺杂的发射区形成在所述多晶硅栅两侧的所述阱区的表面。所述多晶硅栅通过顶部对应的接触孔连接到由正面金属层组成的金属栅极，所述接触孔穿过层间膜。所述发射区通过顶部的对应的接触孔连接到由正面金属层组成的金属源极；令所述发射区顶部对应的接触孔为源极接触孔，所述源极接触孔还和穿过所述发射区和所述阱区接触。所述第一屏蔽多晶硅和所述第二屏蔽多晶硅也分布通过对应的接触孔连接到所述金属源极。在所述集电区的底部表面形成有由背面金属层组成的金属集电极。通过形成于所述栅极结构两侧的具有沟槽式结构的所述第二屏蔽电极结构降低IGBT器件的沟槽的步进，从而降低IGBT器件的输入电容(Cies)、输出电容(Coes)和逆导电容(Cres)，提高器件的开关速度；通过将所述第一屏蔽多晶硅和所述第二屏蔽多晶硅和所述金属源极短接提高器件的短路电流能力；通过所述电荷存储层减少器件的饱和压降。进一步的改进是，所述半导体衬底为硅衬底；在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述阱区形成于所述漂移区表面的所述硅外延层中。进一步的改进是，令各所述第二屏蔽多晶硅顶部对应的接触孔为屏蔽接触孔。在各所述单元结构中，所述源极接触孔和最邻近的一个所述屏蔽接触孔合并成一个接触孔，最邻近的所述屏蔽接触孔外侧的所述屏蔽接触孔呈独立结构。或者，在各所述单元结构中，所述源极接触孔和各所述屏蔽接触孔连接成一个整体结构。进一步的改进是，所述第一屏蔽介质层和所述第二屏蔽介质层的工艺条件相同且同时形成，所述第一屏蔽多晶硅和所述第二屏蔽多晶硅的工艺条件相同且同时形成。进一步的改进是，一个所述单元结构中包括5个所述沟槽，在所述栅极结构的每一侧包括二个所述第二屏蔽电极结构。进一步的改进是，所述沟槽的步进为1微米～3微米。进一步的改进是，在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。进一步的改进是，所述IGBT器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，所述IGBT器件为P型器件，第一导电类型为P型，第二导电类型为N型。为解决上述技术问题，本专利技术提供的IGBT器件的制造方法包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区。步骤二、在所述半导体衬底中形成多个沟槽。步骤三、在各所述沟槽的底部表面和侧面形成第一介质层，之后再在各所述沟槽中填充第一多晶硅层，将所述第一多晶硅层回刻到和所述半导体衬底表面相平。步骤四、采用光刻工艺将栅极结构的形成区域打开，将所述栅极结构的形成区域的所述沟槽顶部的所述第一多晶硅层和所述第一介质层去除。步骤五、在所述栅极结构的形成区域的所述沟槽的顶部侧面形成栅介本文档来自技高网...

【技术保护点】
1.一种IGBT器件，其特征在于，包括：/n漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成；/n第二导电类型掺杂的阱区，形成于所述漂移区表面；/n在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区；/n电荷存储层，所述电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述阱区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述阱区中；/n多个沟槽，各所述沟槽穿过所述阱区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；一个所述IGBT器件的单元结构中包括一个栅极结构以及形成于所述栅极结构两侧的第二屏蔽电极结构，在所述栅极结构的每一侧包括至少一个所述第二屏蔽电极结构；/n所述栅极结构包括形成于一个对应的所述沟槽中的第一屏蔽多晶硅和多晶硅栅的叠加结构，所述第一屏蔽多晶硅组成第一屏蔽电极结构；/n所述多晶硅栅位于所述第一屏蔽多晶硅的顶部，所述第一屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第一屏蔽介质层隔离，所述第一屏蔽多晶硅和所述多晶硅栅之间通过多晶硅间介质层隔离，所述多晶硅栅和所述沟槽的侧面之间通过栅介质层隔离；/n所述第二屏蔽电极结构由填充于所述栅极结构两侧的所述沟槽中的第二屏蔽多晶硅组成；/n所述第二屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第二屏蔽介质层隔离；/n被所述多晶硅栅侧面覆盖的所述阱区的表面用于形成沟道；/n由第一导电类型重掺杂的发射区形成在所述多晶硅栅两侧的所述阱区的表面；/n所述多晶硅栅通过顶部对应的接触孔连接到由正面金属层组成的金属栅极，所述接触孔穿过层间膜；/n所述发射区通过顶部的对应的接触孔连接到由正面金属层组成的金属源极；令所述发射区顶部对应的接触孔为源极接触孔，所述源极接触孔还和穿过所述发射区和所述阱区接触；/n所述第一屏蔽多晶硅和所述第二屏蔽多晶硅也分布通过对应的接触孔连接到所述金属源极；/n在所述集电区的底部表面形成有由背面金属层组成的金属集电极；/n通过形成于所述栅极结构两侧的具有沟槽式结构的所述第二屏蔽电极结构降低IGBT器件的沟槽的步进，从而降低IGBT器件的输入电容、输出电容和逆导电容，提高器件的开关速度；通过将所述第一屏蔽多晶硅和所述第二屏蔽多晶硅和所述金属源极短接提高器件的短路电流能力；通过所述电荷存储层减少器件的饱和压降。/n...

【技术特征摘要】
1.一种IGBT器件，其特征在于，包括：
漂移区，由形成于半导体衬底表面的第一导电类型轻掺杂区组成；
第二导电类型掺杂的阱区，形成于所述漂移区表面；
在所述漂移区的底部表面形成有由第二导电类重掺杂区组成的集电区；
电荷存储层，所述电荷存储层形成于所述漂移区的顶部区域且位于所述漂移区和所述阱区交界面的底部，所述电荷存储层具有第一导电类重掺杂；所述电荷存储层用于阻挡第二导电类载流子从所述漂移区中进入到所述阱区中；
多个沟槽，各所述沟槽穿过所述阱区和所述电荷存储层且各所述沟槽的进入到所述漂移区中；一个所述IGBT器件的单元结构中包括一个栅极结构以及形成于所述栅极结构两侧的第二屏蔽电极结构，在所述栅极结构的每一侧包括至少一个所述第二屏蔽电极结构；
所述栅极结构包括形成于一个对应的所述沟槽中的第一屏蔽多晶硅和多晶硅栅的叠加结构，所述第一屏蔽多晶硅组成第一屏蔽电极结构；
所述多晶硅栅位于所述第一屏蔽多晶硅的顶部，所述第一屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第一屏蔽介质层隔离，所述第一屏蔽多晶硅和所述多晶硅栅之间通过多晶硅间介质层隔离，所述多晶硅栅和所述沟槽的侧面之间通过栅介质层隔离；
所述第二屏蔽电极结构由填充于所述栅极结构两侧的所述沟槽中的第二屏蔽多晶硅组成；
所述第二屏蔽多晶硅和对应的所述沟槽的底部表面和侧面之间通过第二屏蔽介质层隔离；
被所述多晶硅栅侧面覆盖的所述阱区的表面用于形成沟道；
由第一导电类型重掺杂的发射区形成在所述多晶硅栅两侧的所述阱区的表面；
所述多晶硅栅通过顶部对应的接触孔连接到由正面金属层组成的金属栅极，所述接触孔穿过层间膜；
所述发射区通过顶部的对应的接触孔连接到由正面金属层组成的金属源极；令所述发射区顶部对应的接触孔为源极接触孔，所述源极接触孔还和穿过所述发射区和所述阱区接触；
所述第一屏蔽多晶硅和所述第二屏蔽多晶硅也分布通过对应的接触孔连接到所述金属源极；
在所述集电区的底部表面形成有由背面金属层组成的金属集电极；
通过形成于所述栅极结构两侧的具有沟槽式结构的所述第二屏蔽电极结构降低IGBT器件的沟槽的步进，从而降低IGBT器件的输入电容、输出电容和逆导电容，提高器件的开关速度；通过将所述第一屏蔽多晶硅和所述第二屏蔽多晶硅和所述金属源极短接提高器件的短路电流能力；通过所述电荷存储层减少器件的饱和压降。


2.如权利要求1所述的IGBT器件，其特征在于：所述半导体衬底为硅衬底；在所述硅衬底表面形成有硅外延层，所述漂移区直接由第一导电类型轻掺杂的所述硅外延层组成，所述阱区形成于所述漂移区表面的所述硅外延层中。


3.如权利要求1所述的IGBT器件，其特征在于：令各所述第二屏蔽多晶硅顶部对应的接触孔为屏蔽接触孔；
在各所述单元结构中，所述源极接触孔和最邻近的一个所述屏蔽接触孔合并成一个接触孔，最邻近的所述屏蔽接触孔外侧的所述屏蔽接触孔呈独立结构；
或者，在各所述单元结构中，所述源极接触孔和各所述屏蔽接触孔连接成一个整体结构。


4.如权利要求1所述的IGBT器件，其特征在于：所述第一屏蔽介质层和所述第二屏蔽介质层的工艺条件相同且同时形成，所述第一屏蔽多晶硅和所述第二屏蔽多晶硅的工艺条件相同且同时形成。


5.如权利要求1所述的IGBT器件，其特征在于：一个所述单元结构中包括5个所述沟槽，在所述栅极结构的每一侧包括二个所述第二屏蔽电极结构。


6.如权利要求5所述的IGBT器件，其特征在于：所述沟槽的步进为1微米～3微米。


7.如权利要求1所述的IGBT器件，其特征在于：在所述漂移区和所述集电区之间形成有由第一导电类型重掺杂区组成的电场中止层。


8.一种IGBT器件的制造方法，其特征在于，包括如下步骤：
步骤一、提供一半导体衬底，在所述半导体衬底表面形成由第一导电类型轻掺杂区组成的漂移区；
步骤二、在所述半导体衬底中形成多个沟槽；
步骤三、在各所述沟槽的底部表面和侧面形成第一介质层，之后再在各所述沟槽中填充第一多晶硅层，将所述第一多晶硅层回刻到和所述半导体衬底表面相平；
步骤四、采用光刻工艺将栅极结构的形成区域...

【专利技术属性】
技术研发人员：李东升，
申请(专利权)人：深圳尚阳通科技有限公司，
类型：发明
国别省市：广东;44