半导体器件的终端耐压结构、半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件的终端耐压结构、半导体器件及其制造方法，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，且横板同一平面布置、相邻的两多晶硅场板的直板间形成电容器，运用本发明专利技术所述的外围终耐压结构可以有效的降低外围终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本发明专利技术采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场板间的作用面积，有效的增大了板间电容，使得耐压更稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。

Terminal withstand voltage structure, semiconductor device and manufacturing method of semiconductor device

【技术实现步骤摘要】
半导体器件的终端耐压结构、半导体器件及其制造方法
本专利技术属于半导体器件
，具体涉及一种半导体器件的终端耐压结构、半导体器件及其制造方法。
技术介绍
以IGBT、MOSFET为代表的功率半导体器件是当今电力电子领域的主流器件，是弱电控制强电的关键器件，广泛应用于各种功率控制电路、驱动电路等电路中，尤其是在各种变频电机、光伏逆变及智能电网、新能源汽车、电力机车牵引驱动等领域有着不可替代的作用。半导体工艺采用平面型终端结构，结的深度较浅、结边缘弯曲使得耐压降低、稳定性差，器件容易被破坏。为了提高器件耐压及耐压稳定性，通常在器件边界处采取措施即终端保护技术来减小表面电场强度，提高功率半导体器件的击穿电压，功率半导体器件一般由有源区元胞结构和外围终端耐压结构组成，有源区决定了器件能够承受的电流大小，而外围终端结构则对器件的耐压起着决定性的作用，常用的终端结构有以下几种：场板、场限环、结终端扩展和横向变掺杂。传统设计上的功率半导体器件在终端耐压结构的设计上多采用多场限环结合场板的设计，场限环掺杂上多采用重掺杂，二者结合使用时可有效抑制主结边缘曲率效应引起的电场集中，从而提高耐压，并且与集成电路工艺兼容，虽然这种设计能够最大限度的保证器件的可靠性，实现器件的耐压能力，同时对工艺制造的要求也相对较低，但是这种设计方式，其终端耐压结构所占用的面积非常之大，且对电流没有贡献。因此，设计出一种既能保证耐压要求、又能保证可靠性要求，同时还能缩减占用面积的终端耐压结构成为现在亟待解决的问题。
技术实现思路
>本专利技术的目的于在保持相同耐压性能的前提下，解决传统外围终端耐压结构占用面积过大的问题，提供了一种半导体器件的终端耐压结构、半导体器件及其制造方法。为实现上述目的，本专利技术采用的技术方案如下：一种半导体器件的终端耐压结构，包括氧化层和多个多晶硅场板，所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，相邻的两多晶硅场板的直板间形成电容器。进一步的，所述多晶硅场板设置有4～16个。进一步的，所述相邻两个多晶硅场板的距离为2～40um。进一步的，所述直板设置有两道，分别布置于横板的两端。进一步的，所述多晶硅场板横截面的形状为U形结构。进一步的，所述横板同一平面布置。一种耐压半导体器件，包括上述的半导体器件的终端耐压结构，还包括外延层、两金属层，所述外延层两端设有P-阱区、N+阱区，所述两金属层分别与位于左、右最外侧的两个多晶硅场板相连。进一步的，所述与金属层相连的多晶硅场板的直板设有横向支撑板。进一步的，所述的半导体器件包括MOSFET、IGBT、FRD中的任意一种。一种耐压半导体器件的制造方法，制造上述的耐压半导体器件，方法如下：准备半导体硅外延晶圆，制成衬底，在衬底表面生长外延层；对耐压终端进行光刻、注入、扩散推阱；对外延层进行热氧化生成氧化层；对有源区进行光刻，对氧化层刻蚀，并进行有源区处理；继续热氧化生成栅氧化层；在栅氧化层上沉积多晶硅，进行多晶硅掺杂、光刻、刻蚀处理，形成多晶硅场板；P-阱区、N+阱区注入及推阱扩散；沉积氧化层形成介质层，并对介质层光刻及刻蚀；在介质层上方沉积金属层，进行正面金属化。进一步的，所述有源区处理包括硬掩膜沉积、沟槽光刻、硬掩膜刻蚀、沟槽刻蚀、硬掩膜去除、沟槽表面处理。进一步的，所述正面金属化处理包括金属溅射、金属光刻及刻蚀、金属合金。进一步的，所述正面金属化之后，在金属层及氧化层上沉积或涂布钝化层。进一步的，还包括晶圆背面工艺处理。进一步的，所述晶圆背面工艺处理包括背面减薄、背面注入、热退火或者激光退火、辐照、背面金属溅射中的一种或多种。由上述对本专利技术的描述可知，与现有技术相比，本专利技术提供的半导体器件的终端耐压结构及半导体器件，运用本专利技术所述的外围终耐压结构可以有效的降低外围终端耐压结构占用的面积，进而降低整个功率半导体器件的生产成本，增加竞争力，同时，本专利技术采用特殊形状的多晶硅场板结构，增大了相邻多晶硅场间的作用面积，有效的增大了板间电容，使得耐压跟稳定，且多晶硅场板仅需一次多晶硅沉积步骤即可完成，其生产效率高、成本低。附图说明图1为本专利技术半导体器件的终端耐压结构示意图；图2为本专利技术耐压半导体器件结构示意图之一；图3为本专利技术耐压半导体器件结构示意图之二；图4为S5实施后，耐压终端结构形貌示意图；图5为S6实施后，耐压终端结构形貌示意图；图6、图7为S7实施后，耐压终端结构形貌示意图；图8为S8实施后，耐压终端结构形貌示意图。具体实施方式以下将结合本专利技术实施例中的附图对本专利技术中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术的一部分实施例，而不是全部的实施例。如图1所示，一种半导体器件的终端耐压结构，包括氧化层1和多个多晶硅场板2；多晶硅场板2包括横板21、垂直设置于横板端部的直板22，增大电容器的对应面积，有效的增大了板间电容，更加耐压，所述多晶硅场板横向间隔排列设置于氧化层1中，相邻的两多晶硅场板的直板22间形成电容器，所述直板设置有两道，分别布置于横板的两端，作为优选的，可直接将多晶硅场板横截面的形状为U形结构，横板21同一平面布置，更能有效增大板件电容，所述多晶硅场板设置有4～16个，相邻两个多晶硅场板的距离为2～40um，能有效将电场从所需的高压逐步降低至0，防止击穿，且有效降低了外围终端耐压结构的占用面积，采用计算机设计仿真技术对本专利技术所描述的耐压终端结构进行仿真验证，其整个耐压终端的长度小于200微米，而传统的耐压终端结构长度约在300微米左右，降低整个功率半导体器件的生产成本，增加竞争力。如图2、图3所示，一种耐压半导体器件，包括上述的半导体器件的终端耐压结构10，还包括外延层20、两金属层30，所述外延层20两端设有P-阱区40、N+阱区50，所述两金属层30分别与位于左、右最外侧的两个多晶硅场板2相连，还可以包括钝化层，所述钝化层覆盖于金属层30和氧化层上，保护金属层30和氧化层，与金属层30相连的多晶硅场板的直板22连接有横向支撑板23，增加了与金属层30的支撑和连接，与金属层相连的左右两多晶硅场板的结构可以相同，也可以不同，可以用于制作PowerMOSFET、IGBT以及FRD等功率半导体器件。一种耐压半导体器件的制造方法，制造上述的耐压半导体器件，包括以下步骤：S1：准备半导体硅外延晶圆，制成衬底，在衬底表面生长外延层；S2：对耐压终端进行光刻、注入、扩散推阱；S3：对外延层进行热氧化生成氧化层；S4：对有源区进行光刻，对氧化层刻蚀，并进行有源区处理，有源区处理包括硬掩膜沉积、沟槽光刻、硬掩膜刻蚀、沟槽刻蚀、硬掩膜去除、沟槽表面处理；S5：继续热氧化生成栅氧化层，如图4本文档来自技高网...

【技术保护点】
1.一种半导体器件的终端耐压结构，包括氧化层和多个多晶硅场板，其特征在于：所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，相邻的两多晶硅场板的直板间形成电容器。/n

【技术特征摘要】
1.一种半导体器件的终端耐压结构，包括氧化层和多个多晶硅场板，其特征在于：所述多晶硅场板包括横板、垂直设置于横板端部的直板，所述多晶硅场板横向间隔排列设置于氧化层中，相邻的两多晶硅场板的直板间形成电容器。


2.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述多晶硅场板设置有4～16个。


3.根据权利要求1或2所述的半导体器件的终端耐压结构，其特征在于：所述相邻两个多晶硅场板的距离为2～40um。


4.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述直板设置有两道，分别布置于横板的两端。


5.根据权利要求4所述的半导体器件的终端耐压结构，其特征在于：所述多晶硅场板横截面的形状为U形结构。


6.根据权利要求1所述的半导体器件的终端耐压结构，其特征在于：所述横板同一平面布置。


7.一种耐压半导体器件，其特征在于：包括权利要求1-6任意一项所述的半导体器件的终端耐压结构，还包括外延层、两金属层，所述外延层两端设有P-阱区、N+阱区，所述两金属层分别与位于左、右最外侧的两个多晶硅场板相连。


8.根据权利要求7所述的耐压半导体器件，其特征在于：所述与金属层相连的多晶硅场板的直板设有横向支撑板。


9.根据权利要求7所述的耐压半导体器件，其特征在于：所述的半导体器件包括MOSFET、IGBT、FRD中的任意一种。


...

【专利技术属性】
技术研发人员：曾丹，史波，肖婷，何昌，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：广东;44