重度掺杂掩埋层以减少MOSFET截止电容制造技术

本公开涉及重度掺杂掩埋层以减少MOSFET截止电容。金属氧化物半导体场效应晶体管(MOSFET)包括第一导电类型的源极区和漏极区。MOSFET另外包括第二导电类型的主体区域，其中主体区域位于源极区和漏极区的至少一部分下方。MOSFET还包括第一导电类型的掩埋区，其中掩埋区设置在所述主体区域和基板之间，其中掩埋区被配置为响应于在所述主体区域和所述掩埋区之间施加的指示电压来减小所述源极区和所述掩埋区之间的电容。

【技术实现步骤摘要】
重度掺杂掩埋层以减少MOSFET截止电容
该文献总体上但非限制性地涉及半导体器件，并且更具体地涉及金属氧化物半导体场效应晶体管。
技术介绍
无线通信系统使用射频(RF)开关将从一个或多个信号源接收的信号引导到这些系统的RF信号链中的电路。这样的RF开关可以例如通过控制(例如，禁止或启用)电路之间的RF信号的通过或耦合而用作信号网关。诸如金属氧化物半导体场效应晶体管(MOSFET)之类的固态设备可以在某些无线通信系统中用作RF开关。与基于其他技术的RF开关相比，基于MOSFET的RF开关可以提供更快的开关时间，更高的可靠性以及相对较长的工作寿命。基于MOSFET的RF开关的性能可以通过开关传递的信号所经历的插入损耗，关闭开关时的输入-输出隔离以及将开关轻松集成到制造过程中来表征无线通信系统。附图说明图1示出了根据各种实施例的具有用于控制器件的截止电容的掺杂掩埋区的金属氧化物半导体场效应晶体管的示例的等距图。图2A示出了根据各种实施例的具有用于控制器件的截止电容的掺杂掩埋区的金属氧化物半导体场效应晶体管的示例的截面图。图2B示出了根据各种实施例的具有用于控制器件的截止电容的掺杂掩埋区的金属氧化物半导体场效应晶体管的示例的俯视图。图3示出了根据各种实施例的用于制造具有掺杂的掩埋区以控制器件的截止电容的金属氧化物半导体场效应晶体管的过程的示例。图4A、4B、4C和4D示出了根据各种实施例的在金属氧化物半导体场效应晶体管的制造中的示例性阶段的截面图，该金属氧化物半导体场效应晶体管具有用于控制器件的截止电容的掺杂掩埋区。图5示出了根据各种实施例的用于操作具有掺杂的掩埋区以控制器件的截止电容的金属氧化物半导体场效应晶体管的过程的示例。在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。具体实施方式本公开内容尤其描述了一种可用作RF开关的MOSFET器件，并且该MOSFET器件包括半导体材料的重掺杂掩埋层。可以将直流电压施加到MOSFET的主体区域和掩埋层，以可控地减小MOSFET的截止电容，例如通过相对于掩埋层反向偏置主体区域以耗尽掩埋层与MOSFET的源极和漏极区之间的主体区域。与其他基于MOSFET的RF开关相比，减小的截止电容可以提供增强的输入/输出(I/O)隔离。该MOSFET器件与用于制造某些无线通信系统的组件的CMOS和BiCMOS工艺兼容，因此可以集成到这些制造工艺中，而不会显着增加成本或无需对常规MOSFET器件进行修改。本公开的示例包括具有用于可控地减小截止电容的掺杂半导体材料的掩埋区(以下称为“掩埋区”)的MOSFET器件。MOSFET器件可以包括被掺杂为具有第一导电类型的源极和漏极区域。MOSFET器件还可包括具有第二导电类型的主体区域。掩埋区可以具有与源极和栅极区域相同的导电类型。还可例如通过选择掩埋区的掺杂剂浓度或掩埋区距源极区和漏极区的距离来配置掩埋区，以响应于或同时在主体区域和掩埋区域之间施加指示电压，减小MOSFET器件的截止电容。本公开的其他示例包括结合有MOSFET器件的电路，以及用于制造和操作该电路或MOSFET器件的方法。本公开可以集中于MOSFET器件的特定几何形状以提高讨论的清晰度。然而，在不脱离本公开的范围的情况下，其他合适的MOSFET几何形状可以与本文描述的技术和器件结合使用。另外，本公开适用于n型MOSFET(NMOS)和p型MOSFET(PMOS)器件。本公开的各种示例可以用于制造和操作增强模式和耗尽模式设备。可以使用CMOS和绝缘体上硅工艺制造此类器件。如本文所使用的，器件、区域或部件的导电类型可以包括用于使用该器件，区域或部件来传导电流的多数电荷载流子是电子还是空穴的指示。在一个示例中，具有第一导电类型的器件、区域或组件可以被掺杂或形成为具有使电子成为大多数电荷载流子的材料，而具有第二导电类型的器件、区域或组件可以被掺杂或可以由材料形成，以具有作为大多数电荷载流子的空穴。图1示出了根据各种实施例的具有用于控制晶体管的截止电容的掩埋区的MOSFET器件100的示例的等距图。MOSFET器件100可以是用于在无线通信器件的RF信号链中路由、耦合或放大信号的MOSFETRF开关的示例。MOSFET器件100可以包括源极端子135、漏极端子140、栅极端子160、主体端子165和掩埋层端子150。在一些示例中，MOSFET器件100还可以包括基板105、主体区域110和掩埋区115。基板105可以是诸如硅(Si)的高质量单晶半导体材料的晶片，或者是在半导体器件的制造中使用的任何类似的基板材料。在一些示例中，基板105可以掺杂有n型材料，以使基板具有第一导电类型(例如，电子作为多数电荷载流子)。在其他示例中，基板105可以掺杂有p型材料，以使基板具有第一导电类型(例如，空穴作为多数电荷载体)。在一些示例中，基板105的掺杂剂浓度可以是每立方厘米1012至1016个原子(原子/cm3)。在某些示例中，基板105可以具有适合于使用适当的BiCMOS工艺来制造互补金属氧化物半导体(CMOS)器件和双极结器件两者的厚度。在一些示例中，基板105可以是至少500纳米(nm)厚。主体区域110可以包括被掺杂以具有与基板不同的导电类型并且被配置为形成MOSFET器件100的主体的基板105的区域。在示例中，主体区域110可以是在n型基板中形成的p阱，例如掺杂有n型材料的基板105。在另一个示例中，主体区域110可以是在p型基板中形成的n阱，例如掺杂有p型材料的基板105。可以使用任何适当的MOSFET基板处理技术来形成主体区域110，例如通过将适当的掺杂剂材料注入或扩散到基板105中并将掺杂剂驱动到指定的深度。在一些示例中，主体区域的掺杂剂浓度可以比基板105的掺杂剂浓度高5到100倍。在一些示例中，主体区域110可以例如通过使用身体接触而耦合到主体端子165(未显示)。主体端子165可用于将一个或多个电压耦合至主体区域110。掩埋区115可以包括被掺杂为具有与主体区域110不同的导电类型的基板105的区域。在一个示例中，当主体区域110是p型区域时，可以用n型材料掺杂掩埋区域115以形成n型区域。类似地，当主体区域110是n型区域时，可以用p型材料掺杂掩埋区域115以形成p型区域。掩埋区115可以具有比主体区域110高得多的掺杂剂浓度。在一些示例中，掩埋区115可以是掺杂剂浓度为1018原子/cm3至1020原子/cm3的重掺杂区。掩埋区115可以被配置为耗尽源极区120和漏极区125下方的主体区域110的区域，例如响应于施加到主体端子165的电压和通过掩埋区域端子150施加到掩埋区域的电压。耗尽在源极区120和漏极区125下面的主体区域110可以通过延长在源极区120和主体区域101之间形成的寄生电容器的极板之间的距离来本文档来自技高网...

【技术保护点】
1.金属氧化物半导体场效应晶体管(MOSFET)，包括：/n第一导电类型的源极区和漏极区；/n第二导电类型的主体区域，所述主体区域位于所述源极区和所述漏极区的至少一部分下方；和/n所述第一导电类型的掩埋区，所述掩埋区设置在所述主体区域和基板之间，所述掩埋区被配置为响应于在所述主体区域和所述掩埋区之间施加的指示电压来减小所述源极区和所述掩埋区之间的电容。/n

【技术特征摘要】
20190305 US 16/293,4641.金属氧化物半导体场效应晶体管(MOSFET)，包括：
第一导电类型的源极区和漏极区；
第二导电类型的主体区域，所述主体区域位于所述源极区和所述漏极区的至少一部分下方；和
所述第一导电类型的掩埋区，所述掩埋区设置在所述主体区域和基板之间，所述掩埋区被配置为响应于在所述主体区域和所述掩埋区之间施加的指示电压来减小所述源极区和所述掩埋区之间的电容。


2.权利要求1所述的金属氧化物半导体场效应晶体管，其中为了减小所述源极区和所述漏极区之间的电容，所述掩埋区被配置为响应于在所述主体区域和所述掩埋区之间施加的指示电压来耗尽所述源极区和所述漏极区下方的主体区域的区域。


3.权利要求1所述的金属氧化物半导体场效应晶体管，其中当MOSFET关断时，所述指示电压反向偏置在所述主体区域和所述掩埋区之间的界面处形成的结。


4.权利要求1所述的金属氧化物半导体场效应晶体管，其中所述主体区域包括p型掺杂材料，并且所述掩埋区包括n型掺杂材料。


5.权利要求1所述的金属氧化物半导体场效应晶体管，其中所述主体区域包括n-型掺杂材料，并且所述掩埋区包括p-型掺杂材料。


6.权利要求1所述的金属氧化物半导体场效应晶体管，其中所述基板还包括双极结型晶体管。


7.权利要求1所述的金属氧化物半导体场效应晶体管，其中所述掩埋区的掺杂水平高于所述主体区域的掺杂水平。


8.权利要求1所述的金属氧化物半导体场效应晶体管，还包括：
与所述主体区域耦合的第一端子；和
与所述掩埋区耦合的第二端子。


9.一种形成金属氧化物半导体场效应晶体管(MOSFET)的方法，该方法包括：
在基板中形成掩埋区，所述掩埋区包括具有第一导电类型的材料；
在所述掩埋区上覆盖基板材料层；
使用所述基板材料层形成所述MOSFET，所述MOSFE...

【专利技术属性】
技术研发人员：武鹏飞，F·J·斯泰格沃德，S·L·费恩特，
申请(专利权)人：美国亚德诺半导体公司，
类型：发明
国别省市：美国;US