一种优化的深沟道半导体器件终端制造技术

本发明专利技术涉及半导体技术领域，尤其为一种优化的深沟道半导体器件终端，包括有虚拟设置的虚线，虚线向左为半导体有源(元胞)区，虚线向右为终端保护区，在半导体器件的俯视平面上，元胞有源(元胞)区位于器件的中心，终端保护区位于有源区的外圈且环绕包围有源区，器件基于第一导电类型衬底上生长的第一导电类型漂移区，第一导电型衬底下端连接漏极金属，第一导电类型漂移一区上面设有第二导电类型体区，第一沟槽和第二沟槽位于第二导电类型体区并深入到外延层。本发明专利技术通过在深沟槽底部注入第二导电类型杂质，形成较深的场限环，使得沟槽底部电场得以分散，终端耐压高于有源区，可靠性提高。

【技术实现步骤摘要】
一种优化的深沟道半导体器件终端
本专利技术涉及半导体
，尤其涉及一种优化的深沟道半导体器件终端。
技术介绍
功率半导体器件的设计中，终端保护区设计非常重要。有源区的设计决定器件的电阻电容以及击穿电压等特性，但它受限于终端保护设计的有效性和面积。好的终端设计中，为保证器件可靠性，电压击穿点应落在有源区，而不是终端保护区，同时终端占用面积会直接影响有源区导通电阻。由于器件性能优于传统沟槽器件，深沟槽器件在功率半导体器件中占有比率越来越大。但由于传统终端设计难以解决深沟槽器件纵向电场分布在终端不再平衡的问题,深沟槽器件的终端设计成为难点。目前深沟槽MOSFET的终端通常直接采用氧化层，虽然工艺兼容性好，但其终端耐压低于元胞耐压，限制了器件的整体的耐压，导致器件设计导通电阻偏高，可靠性降低。现有技术中，如图1所示，为传统场限环终端设计，这种设计通常只适用于横向电场分布的平面器件，不适用于具有纵向电场分布的深沟槽器件；图2所示，为深沟槽氧化结耐压终端设计，虚线往左是有源区001往右是终端保护区002，终端沟槽依靠氧化结厚度直本文档来自技高网...

【技术保护点】
1.一种优化的深沟道半导体器件终端，包括有虚拟设置的虚线，所述虚线向左为半导体有源(元胞)区，虚线向右为终端保护区，在半导体器件的俯视平面上，元胞有源(元胞)区位于器件的中心，终端保护区位于有源区的外圈且环绕包围所述有源区，器件基于第一导电类型衬底上生长的第一导电类型漂移区，第一导电型衬底下端连接漏极金属，第一导电类型漂移一区上面设有第二导电类型体区，第一沟槽和第二沟槽位于第二导电类型体区并深入到外延层，第一沟槽和第二沟槽内长有一定厚度的绝缘介质层作为场屏蔽绝缘层，其次填充有第一导电多晶硅、第二导电多晶硅、第三导电多晶硅、第四导电多晶硅、第五导电多晶硅、第六导电多晶硅，有源区的第二导电类型体区...

【技术特征摘要】
1.一种优化的深沟道半导体器件终端，包括有虚拟设置的虚线，所述虚线向左为半导体有源(元胞)区，虚线向右为终端保护区，在半导体器件的俯视平面上，元胞有源(元胞)区位于器件的中心，终端保护区位于有源区的外圈且环绕包围所述有源区，器件基于第一导电类型衬底上生长的第一导电类型漂移区，第一导电型衬底下端连接漏极金属，第一导电类型漂移一区上面设有第二导电类型体区，第一沟槽和第二沟槽位于第二导电类型体区并深入到外延层，第一沟槽和第二沟槽内长有一定厚度的绝缘介质层作为场屏蔽绝缘层，其次填充有第一导电多晶硅、第二导电多晶硅、第三导电多晶硅、第四导电多晶硅、第五导电多晶硅、第六导电多晶硅，有源区的第二导电类型体区上有第一导电类型源极区，第一导电类型源极区连接源极金属，有源区沟槽内有源极多晶硅和第二导电多晶硅，它们分别连接源极金属和栅极金属，在终端保护区的深沟道底部有第二导电类型第二阱区A充当场限环，终端第二导电类型第一阱区A为浮动mesa不连接电极，源极多晶硅向外连接第二导电类型第一阱区B，源极多晶硅向外连接第二导电类型第一阱区C，源极多晶硅向外连接第二导电类型第二阱区B，依次类推，每一个源极多晶硅都向外连接到下一个相邻的第二导电类型第二阱区。


2.根据权利要求1所述的一种优化的深沟道半导体器件终端，其特征在于，所述有源区内第一沟槽和终端保护区内第二沟槽的宽度可以一样，也可以不一样，深度可以一样，也可以不一样，深沟槽内的场屏蔽绝缘介质在有源区和终端保护区可以厚度一样，也可以厚度不一样。


3.根据权利要求1所述的一种优化的...

【专利技术属性】
技术研发人员：罗志云，王飞，潘梦瑜，
申请(专利权)人：恒泰柯半导体上海有限公司，
类型：发明
国别省市：上海;31