一种沟槽型碳化硅MOSFET器件制造技术

本发明专利技术公开了一种沟槽型碳化硅MOSFET器件。器件包括沟槽区底部的重掺杂第二导电类型异质材料区以及沟槽区与第一导电类型半导体漂移区之间的重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区；重掺杂第二导电类型异质材料区位于沟槽区底部并与重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区接触；轻掺杂第一导电类型半导体区的侧壁与重掺杂第二导电类型半导体屏蔽层接触。采用上述方案，能够实现器件的低压导通，降低导通损耗，提升击穿电压，减小反向漏电；另外也可优化雪崩路径，提高器件的雪崩耐量，提升器件可靠性；同时还提升了器件的第三象限导通性能和可靠性。象限导通性能和可靠性。象限导通性能和可靠性。

【技术实现步骤摘要】
一种沟槽型碳化硅MOSFET器件


[0001]本专利技术实施例涉及功率半导体
，尤其涉及一种沟槽型碳化硅MOSFET器件。

技术介绍

[0002]传统硅基半导体器件的性能已经逐渐接近材料的物理极限，而采用以碳化硅(Silicon Carbide,SiC)为代表的第三代半导体材料所制作的器件具有高频、高压、耐高温、抗辐射等优异的工作能力，能够实现更高的功率密度和更高的效率，在大功率、高温及高频电力电子领域具有广阔的应用前景。
[0003]碳化硅金属
‑
氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,MOSFET)作为碳化硅开关器件的代表，具有开关损耗低、工作频率高、易驱动、适合并联使用等优点，现已逐渐在电动汽车、充电桩、新能源发电、工业控制、柔性直流输电等应用场景中得到推广和使用。但由于碳化硅材料的禁带宽度大，导致碳化硅MOSFET的体二极管具有较高的正向开启压降(V
ON
>2.7V)，使得器件的导通损耗增大；同时，体二极管导电时，注入的非平衡少子存储，在关断时，体二极管的反向恢复过程也将增大器件的损耗；另外，碳化硅材料中由于基面上低的堆垛层错能，在外力作用下，基面位错可以分裂成肖克莱不全位错，从而产生堆垛层错，使得器件发生双极退化，引起器件可靠性问题。因此，在使用碳化硅MOSFET时，一般需要在其外部反向并联一个碳化硅肖特基二极管，但这会引入额外的寄生参数，且增大系统的制造成本。此外，由于碳化硅MOSFET的宽禁带和低本征载流子浓度，使得碳化硅MOSFET中的寄生双极结型晶体管(Bipolar Junction Transistor，BJT)在典型的非嵌位感性负载开关过程(Unclamped Inductive Switching，UIS)事件中不太可能被激活，而是存在栅氧化层可靠性问题；BJT可能由于热空穴的注入使得阈值电压显著降低、漏电流增加、电子电流进入源端而失效。因而需要格外关注碳化硅MOSFET在雪崩时的栅氧化层电场及其可靠性问题。

技术实现思路

[0004]有鉴于此，本专利技术提供了一种沟槽型碳化硅MOSFET器件，以改善体二极管退化现象，减少器件的反向漏电，优化雪崩路径，提升雪崩耐量，进而提升器件可靠性。
[0005]第一方面，本专利技术实施例提供了一种沟槽型碳化硅MOSFET器件，包括：
[0006]由下至上层叠设置的金属化漏极、重掺杂第一导电类型半导体衬底、轻掺杂第一导电类型半导体漂移区以及金属化源极；所述轻掺杂第一导电类型半导体漂移区和所述金属化源极之间还包括第一导电类型半导体电流扩展区、第二导电类型半导体体区、重掺杂第二导电类型半导体接触区和重掺杂第一导电类型半导体源区；所述第一导电类型半导体电流扩展区与所述轻掺杂第一导电类型半导体漂移区接触，所述重掺杂第二导电类型半导体接触区和重掺杂第一导电类型半导体源区均与所述金属化源极欧姆接触；
[0007]所述沟槽型碳化硅MOSFET器件还包括沟槽区，所述沟槽区由所述重掺杂第一导电
类型半导体源区朝向所述金属化源极的一侧表面向下延伸至所述第一导电类型半导体电流扩展区；所述沟槽区的部分侧壁设置有栅介质层，所述栅介质层分别与所述重掺杂第一导电类型半导体源区、所述第二导电类型半导体体区和部分所述第一导电类型半导体电流扩展区接触；
[0008]所述沟槽区与所述第一导电类型半导体漂移区之间还设置有重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区；所述沟槽区内部设置有相互绝缘的重掺杂第二导电类型异质材料区和重掺杂第一导电类型多晶硅栅电极区；所述重掺杂第二导电类型异质材料区与所述金属化源极电性连接，所述重掺杂第二导电类型异质材料区位于所述沟槽区(底部并与所述重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区接触；所述轻掺杂第一导电类型半导体区的侧壁与所述重掺杂第二导电类型半导体屏蔽层接触；其中，形成所述重掺杂第二导电类型异质材料区的异质材料的禁带宽度小于碳化硅的禁带宽度。
[0009]在上述技术方案的基础上，本专利技术还可以做如下改进：
[0010]可选的，所述沟槽区内还设置有绝缘介质层；所述绝缘介质层覆盖所述重掺杂第二导电类型异质材料区；
[0011]所述重掺杂第一导电类型多晶硅栅电极区位于所述绝缘介质层背离所述重掺杂第二导电类型异质材料区的一侧表面。
[0012]可选的，所述绝缘介质层填充所述沟槽区的底部拐角；所述重掺杂第二导电类型半导体屏蔽层包覆所述底部拐角处的所述绝缘介质层。
[0013]可选的，沟槽型碳化硅MOSFET器件还可包括极间介质层，所述极间介质层位于所述重掺杂第一导电类型多晶硅栅电极区背离所述绝缘介质层的一侧表面；所述极间介质层用于间隔所述重掺杂第一导电类型多晶硅栅电极区与所述金属化源极。
[0014]可选的，沟槽型碳化硅MOSFET器件还可包括重掺杂第一导电类型多晶硅屏蔽栅电极区，所述重掺杂第一导电类型多晶硅屏蔽栅电极区位于所述重掺杂第二导电类型异质材料区和所述重掺杂第一导电类型多晶硅栅电极区之间；所述重掺杂第一导电类型多晶硅屏蔽栅电极区与所述金属化源极电位相同。
[0015]可选的，形成所述重掺杂第二导电类型异质材料区的异质材料包括硅、多晶硅、锗、锗硅和砷化镓中的至少一种。
[0016]可选的，所述绝缘介质层包括氧化物或低k介质。
[0017]可选的，所述绝缘介质层沿第一方向上的厚度大于所述栅介质层沿第二方向上的厚度；所述第一方向与所述沟槽区的延伸方向平行，所述第二方向与所述第一方向垂直。
[0018]可选的，重掺杂区的掺杂浓度在1E19cm
‑
3以上，轻掺杂区的掺杂浓度在5E16cm
‑3以下。
[0019]可选的，所述第一导电类型半导体电流扩展区的掺杂浓度为所述轻掺杂第一导电类型半导体漂移区的掺杂浓度的1.1～1000倍。
[0020]可选的，第一导电类型为N型，第二导电类型为P型；或者，所述第一导电类型为P型，第二导电类型为N型。
[0021]可选的，所述金属化源极和所述金属化漏极均包括钛、氮化钛、钨钛、银、铝、镍、铂、铜、硅或金中的任意一种或多种。
[0022]本专利技术实施例中，在沟槽区与第一导电类型半导体漂移区之间设置重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区；沟槽区(内部设置相互绝缘的重掺杂第二导电类型异质材料区和重掺杂第一导电类型多晶硅栅电极区；重掺杂第二导电类型异质材料区与金属化源极电性连接，重掺杂第二导电类型异质材料区位于沟槽区底部并与重掺杂第二导电类型半导体屏蔽层和轻掺杂第一导电类型半导体区接触；轻掺杂第一导电类型半导体区的侧壁与重掺杂第二导电类型半导体屏蔽层接触；其中，形成重掺杂第二导电类型异质材料区的异质材料的禁带宽度小于碳化硅的禁带宽度。采用上述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种沟槽型碳化硅MOSFET器件，其特征在于，包括：由下至上层叠设置的金属化漏极(2)、重掺杂第一导电类型半导体衬底(1)、轻掺杂第一导电类型半导体漂移区(3)以及金属化源极(4)；所述轻掺杂第一导电类型半导体漂移区(3)和所述金属化源极(4)之间还包括第一导电类型半导体电流扩展区(5)、第二导电类型半导体体区(6)、重掺杂第二导电类型半导体接触区(7)和重掺杂第一导电类型半导体源区(8)；所述第一导电类型半导体电流扩展区(5)与所述轻掺杂第一导电类型半导体漂移区(3)接触，所述重掺杂第二导电类型半导体接触区(7)和重掺杂第一导电类型半导体源区(8)均与所述金属化源极(4)欧姆接触；所述沟槽型碳化硅MOSFET器件还包括沟槽区(9)，所述沟槽区(9)由所述重掺杂第一导电类型半导体源区(8)朝向所述金属化源极(4)的一侧表面向下延伸至所述第一导电类型半导体电流扩展区(5)；所述沟槽区(9)的部分侧壁设置有栅介质层(10)，所述栅介质层(10)分别与所述重掺杂第一导电类型半导体源区(8)、所述第二导电类型半导体体区(6)和部分所述第一导电类型半导体电流扩展区(5)接触；所述沟槽区(9)与所述第一导电类型半导体漂移区(3)之间还设置有重掺杂第二导电类型半导体屏蔽层(11)和轻掺杂第一导电类型半导体区(12)；所述沟槽区(9)内部设置有相互绝缘的重掺杂第二导电类型异质材料区(13)和重掺杂第一导电类型多晶硅栅电极区(14)；所述重掺杂第二导电类型异质材料区(13)与所述金属化源极(4)电性连接，所述重掺杂第二导电类型异质材料区(13)位于所述沟槽区(9)底部并与所述重掺杂第二导电类型半导体屏蔽层(11)和轻掺杂第一导电类型半导体区(12)接触；所述轻掺杂第一导电类型半导体区(12)的侧壁与所述重掺杂第二导电类型半导体屏蔽层(11)接触；其中，形成所述重掺杂第二导电类型异质材料区(13)的异质材料的禁带宽度小于碳化硅的禁带宽度。2.根据权利要求1所述的沟槽型碳化硅MOSFET器件，其特征在于，所述沟槽区(9)内还设置有绝缘介质层(15)；所述绝缘介质层(15)覆盖所述重掺杂第二导电类型异质材料区(13)；所述重掺杂第一导电类型多晶硅栅电极区(14)位于所述绝缘介质层(15)背离所述重掺杂第二导电类型异质材料区(13)的一侧表面。3.根据权利要求2所述的沟槽型碳化硅MOSFET器件，其特征在于...

【专利技术属性】
技术研发人员：罗志云，潘梦渝，王飞，
申请(专利权)人：恒泰柯半导体上海有限公司，
类型：发明
国别省市：